Цифро-аналоговые преобразователи с суммированием напряжений

Параллельные цифро-аналоговые преобразователи с суммированием эталонных напряжений

Основой для построения Л-разрядных преобразователей служит одноразрядный преобразователь, представляющий собой источник эталонного напряжения Ц и управляемый ключ 5 (рис. 14.9, а). Для формирования и суммирования эталонных напряжений используются резисторные делители напряжения. Рассмотрим две типовые схемы, построенные по этому способу (рис. 14.9, 6, в).

ЦЛП с двоично-взвешенными сопротивлениями делителя напряжения. В представленной на рис. 14.9, б схеме 5-разрядного ЦАП эталонные напряжения с двоичным взвешиванием создаются на резисторах при разомкнутых ключах. Преобразованное напряжение представляет собой сумму всех таких напряжений. Для иде-

Рис. 14.9. Схемы одноразрядного (а) и многоразрядных ЦАП с резисторными делителями напряжений (б, в)

ального цифроаналогового преобразования необходимо к входу делителя подключить источник тока, нагрузку соединить параллельно делителю напряжения и выбрать ее сопротивление /?_п —? При использовании источника опорного напряжения и включение нагрузки (/?_и, пунктир) последовательно с делителем напряжения требует значения 7?_п —? 0. В этой схеме управление ключами осуществляется непосредственно битами входного двоичного кода.

Приведенное на рис. 14.9, б состояние схемы соответствует входному коду Х^Х₃Х₂Х^Х₀ = 10101₂ = 21₁₀. В этом случае напряжение, создаваемое на делителе и на нагрузке /?_п, пропорционально сумме сопротивлений 16/? + 4/? + /? = 217?, что отражает десятичный эквивалент входного кода.

Главный недостаток схем с двоично-взвешенными сопротивлениями делителей напряжения состоит в том, что малейшие отклонения значения сопротивления, формирующего напряжение старших разрядов, могут привести к значительным погрешностям преобразования. Например, если при N = 11 сопротивление для самого младшего разряда /?, то сопротивление самого старшего разряда 2 10 /? = 1024/? должно быть выполнено с погрешностью, но крайней мере, не более 0,1/?, что затруднительно.

ЦАП с равными сопротивлениями делителя. Для выявления его особенностей рассмотрим схему 3-разрядного преобразователя (см. рис. 14.9, в). В общем случае /^-разрядный ЦАП этого типа содержит 2 ДГ резисторов с одинаковыми сопротивлениями (/?) и 2 м ключей. Так как напряжение на выходе ЦАП для кода с единицами во всех разрядах всегда на один младший бит меньше опорного напряжения (7?/_оп/8), между источником [7_оп и ключом 5₇ включен резистор /?₇. Для управления ключами используется полный дешифратор (М X 2 Л ), преобразующий входной ЛГ-разрядный код в унитарный (с единственной единицей) код. Чтобы исключить влияние нагрузки на качество преобразования, ее сопротивление /?_н должно быть значительно больше суммарного сопротивления делителя напряжения. Для приведенного на рис. 14.9, в входного кода А₂Х₁А = = 101₂ = 5₁₀ управляющий сигнал У₅ = 1 (остальные равны нулю), поэтому ключ 5₅ замкнут и /7_ВЫХ = 5?/_оп/8, что согласуется с входным кодом.

Достоинства рассматриваемого ЦАП — высокая линейность и гарантированная монотонность его передаточной характеристики; редко возникающие выбросы выходного напряжения, поскольку одновременно переключаются только два ключа. При необходимости имеется возможность получения нелинейной передаточной характеристики. К недостаткам следует отнести резкое увеличение количества резисторов и ключей (2 Л ) с повышением разрядности преобразователя. При этом для поддержания высокой линейности необходимо обеспечить равенство всех сопротивлений делителя напряжения. Способ подстройки номиналов резисторов для улучшения интегральной нелинейности показан на рис. 14.10 и состоит в следующем.

Параллельно основной цепи резисторов /? — подключена дополнительная цепочка из четырех одинаковых подстраиваемых резисторов. Три внутренние узла цепочки подключены с помощью буферных усилителей (повторителей напряжения) к узлам основной цепочки. Подстраивающая цепочка регулируется таким образом, чтобы на этих узлах оказались напряжения, равные ?/_оп/4, 2Н_оп/4, 3Н_оп/4. Такой способ позволяет снизить интегральную нелинейность.

Рис. 14.10. Схема, иллюстрирующая способ улучшения интегральной нелинейности

Рассматриваемое схемное решение ЦАП невысокой разрядности подходит для приложений, рассчитанных на малые искажения сигналов. Поэтому их используют в комбинированных преобразователях для повышения разрядности, т.е. в ЦАП высокого разрешения. ЦАП с равными сопротивлениями делителя можно рассматривать как цифровой потенциометр с переменным сопротивлением, управляемым кодом. Их основными областями применения являются перестраиваемые фильтры, линии задержки, времязадающие цепи; схемы перестройки коэффициента передачи, усиления и уровня; согласование сопротивлений и замена механических потенциометров.

Особенности практической реализации интегральных ЦЛП с равными сопротивлениями делителя напряжения рассмотрим на примере 8-разрядного ЦЛП, схема которого изображена на рис, 14.11. Преобразователь содержит:

• • делитель напряжения, составленный из 256 последовательно соединенных резисторов с сопротивлением Я,
• • дешифратор 8 х 256;
• • 256 управляемых ключей 5 — 5₂₅₃ для вывода на выход ЦАП напряжения;
• • логические элементы и ключ 5_РПЭ для организации режима пониженного энергопотребления (РПЭ).

Выходное напряжение снимается с делителя напряжения. Точка съема выходного напряжения определяется входным цифровым кодом Х₇. Х_<Х, и с помощью ключа соединяется с выходом ЦАП.

Рис. 14.11. Схема ЦАП с суммированием напряжений

В режиме преобразования на вывод РПЭ подано напряжение логического нуля, благодаря чему ключ 5_РПЭ установлен в положение «1» и делитель подключен к источнику опорного напряжения. Ключ 5 управляется напряжением с вывода «О» дешифратора, на котором только при поступлении кода Х₇. Х,Х = 0. 00 установлен уровень логической единицы и ключ 5 находится в положении «1», соединяя выход ЦАП с нулевым напряжением («землей»). При всех других кодах с вывода «О» дешифратора установлен уровень логического нуля и выход ЦАП отключен от «земли». При подаче на вход ЦАП кода, например Х₇. Х_]Х₀ = 0. 01, активизируется выход дешифратора «1», под действием сигнала У, = 1 ключ 5₁ переходит в положение «1» и на выход преобразователя поступит напряжение (7_ВЫХ = II_оп/.256. Для кода Х₇. Х_<Х = 1. 11 напряжение и_вых = 255Ь т _ои/256. Таким образом, в соответствии с входным кодом преобразователь позволяет получить 256 (включая 0) значений выходного напряжения.

При подаче на вход РПЭ логической единицы ЦАП переходит в режим пониженного энергопотребления, при этом ключ 5_РПЭ перебрасывается в положение «0», отключая делитель напряжения от источника опорного напряжения, в ключ 5* — в положение «1», замыкая выход преобразователя на «землю».

ЦАП с использованием ключей в качестве дешифратора. Особенности ЦАП рассмотрим на примере 3-разрядного устройства (рис. 14.12), в котором, так же как и в схеме на рис. 14.9, в, используется делитель напряжения с одинаковыми сопротивлениями /?. Выходы делителя подсоединены к пирамидальной схеме, составленной из семи ключей, управляемых разрядами Х₁ кода: при Х₁ = 1 управляемые этим разрядом ключи находятся в положении «1», при X- = 0 — в положении «0». С помощью ключей на выходе ЦАП можно сформировать восемь уровней напряжения от 0 до 7оп/8, каждый из которых соответствует определенному входному коду Х₂Х_]Х₍₎. Из рис. 14.12 ясно, что при поступлении кода ХД,Х = 101

Рис. 14.12. Трехразрядный ЦАП с использованием ключей в качестве дешифратора

на выходе ЦАП формируется напряжение Е/_вых= 5?/_0||/8, соответствующее этому коду. При входном коде Х₂Х_<Х = 000 выход ЦАП подключается к общей точке, поэтому ?/_вых = 0. Из сравнения схем на рис. 14.12 и рис. 14.9, в следует, что в рассматриваемом преобразователе совокупность ключей выполняет функции полного дешифратора.

К достоинствам ЦАП с резистивным делителем следует отнести высокое быстродействие и регулярность структуры, позволяющую использовать МОП-технологию.