Добавление АЦП позволило повысить точность извлечения квадратного корня

СОДЕРЖАНИЕ:

Устройство для извлечения квадратного корня

О П И С А Н И Е 36 579

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено ОЗ.UI.1971 (№ 1.664525/18-24) с присоединением заявки №

Опубликовано 08 11.1973. Бюллетень ¹ 10

Дата опубликования описания 14.V.1973

Комитет по делам изобретений и открытий при Совете Министров

УДК 681.335.82 (088.8) Автор изоб1ретения

Всесоюзный научно-исследовательский институт по машинам для промышленности строительных материалов

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ

Изобретение относится к области аналоговой вычислительной техники.

Известно устройство для извлечения квадратного корня, содержащее последовательно соединенные интегратор, блок сравнения, подключенный к источнику входного сигнала, интегратор с источником эталонного напряжения и пиковый детектор.

Недостатком его является сложность и невысокая точность, Предложенное устройство отличается тем, что оно содержит последовательно соединенные электронный ключ, входы которого подключен ы к выходу блока сравнения и выходу источника эталонного напряжения, и сглаживающий фильтр, выход которого подключен ко входу интегратора.

Это позволило упростить устройство и повысить его точность.

На чертеже изображена схема устройства для извлечения квадратного корня.

Предлагаемое устройство содержит интегратор 1, блок сравнения 2, генератор 8 тактовых импульсов, электронный ключ 4 и сглаживающий фильтр 5.

Один из входов блока сравнения 2 подключен к выходу интегратора 1, второй — ко входному зажиму устройства, а выход — к управляющему входу электронного ключа 4.

Вход электронного ключа соединен с источником эталонного напряжения Up, а выход— со входом сглаживающего фильтра 5. Выход же сглаживающего фильтра подключен ко входу интегратора 1 и к выходному зажиму устройства. Вход управления запуском интегратора соединен с выходом генератора 8 тактовых импульсов.

Предлагаемое устройство работает следующим образом.

10 Каждый из импульсов генератора 8 сбрасывает интегратор 1 и задним фронтом запускает его. При этом напряжение на выходе интегратора изменяется по линейному. закону, который с учетом подключения выходного

15 напряжения U »»,— устройства ко входу интегратора определяется как U (t) =Ко вii .

Начиная от момента запуска интегратора

1 и до тех пор, пока напряжение U (t) на его выходе не превышает напряжения на

20 входе устройства, на выходе блока сравнения 2 действует сигнал, отпирающий электронный ключ 4.

В момент 1,, когда U (i) = U„, сигнал на выходе блока сравнения 2 исчезает и элек25 кровный ключ 4 запирается.

При поступлении на вход управления запуском интегратора 1 следующего импульса от генератора 8, интегратор сбрасывается и по окончании тактового импульса запускает30 ся вновь — описанный цикл работы полноÇ 69579

Составитель И. Калмыков

Техред А. Камышникова Корректор Л. Новожилова

Редактор Б. Капкина

Заказ 1264/10 Изд. № 1326 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-36, Ра>шскаи наб., д. 4/6 типография, пр. Сапунова, 2 стью повторяется. Таким образом, при периодическом запуске устройства на выходе электронного ключа 4 наблюдается периодическая последовательность импульсов с амплитудами, равными величине эталонного напряжения с/о, и продолжительностями, равными 4, которые могут быть определены из х условия с/1(4) =с/„, как 4= вых +

Постоянная составляющая этой импульсной последовательности, выделяемая сглаживающим фильтром 5 в качестве выходного напряжения U„„,„,. устройства, равна: то т 1 r -т7(и„„, о где а — коэффициент передачи сглаживающего фильтра на нулевой частоте; Т вЂ” период следования тактовых импульсов генератора 3.

Таким образом, предлагаемое устройство способно извлекать квадратный корень из ве5 личины входного напряжения U..

10 Устройство для извлечения квадратного корня, содержащее источник эталонного напряжения и последовательно соединенные генератор, интегратор и блок сравнения, подключенный к источнику входного сигнала, 15 отличающееся тем, что, с целью упрощения и повышения точности устройства, оно содер кит последовательно соединенные электронный ключ, входы которого подключены к выходу блока сравнения и выходу источника

20 эталонного напряжения, и сглаживающий фильтр, выход которого подключен ко входу интегратора.

Математика, которая мне нравится

Математика для школьников и студентов, обучение и образование

Оригинальный метод извлечения квадратного корня

Интересующимся извлечением корней “в столбик” рекомендую новую статью С.В. Савича здесь.

Об извлечении квадратного корня в столбик я уже писала здесь. Сейчас хочу вам предложить модификацию этого метода, которая мне кажется гораздо более простой и красивой. Предложил ее Сергей Валентинович Савич, который и написал мне об этом. Метод был изобретен для арифмометра — механической вычислительной машины, на которой в свое время считали, причем очень активно. Вот что пишет сам Сергей Валентинович: “Схема вычисления квадратных корней была придумана мной в конце 70-х г., и мне хотелось даже опубликовать её описание. Но время арифмометров закончилось, и этот алгоритм остался только в моей памяти. Теперь немного истории. В 1975–76 гг. я учился в Ленинградском топографическом техникуме, и у нас было очень много высокоточных измерений и расчётов. Калькуляторов и ПК тогда ещё не было, всё считали на арифмометрах, а значения функций приходилось брать из толстых 7 — 10-значных таблиц. Тогда у меня и появилась мысль “научить’’ арифмометр вычислять корни. Проштудировал кучу литературы, но ничего подходящего не нашёл. Методы последовательных приближений (дихотомии, Ньютона) отложил как неэкономичные для реализации на арифмометре. Когда я узнал о свойстве арифметической прогрессии нечётных чисел, то решил попробовать на его основе разработать алгоритм извлечения квадратного корня. Наибольшую трудность представляло то, что я никак не мог сообразить, что делать с остатком от вычитания квадрата первой цифры из аргумента. Интуитивно было понятно, что решение где-то рядом. В общем, вертел этот остаток и так, и сяк, и в конечном итоге набрёл на правильное решение.” Как уже говорилось, идея очень красивая. В основе метода лежит следующее свойство суммы первых нечетных чисел:

Доказать это легко, если вспомнить формулу суммы первых членов арифметической прогрессии. Еще понадобится следующая идея, которая основывается на этом свойстве. Если требуется приписать к какому-то числу справа еще одну цифру , а потом умножить полученное число на эту же цифру, то сделать это можно сложением последовательных нечетных чисел:

Действительно, давайте раскроем скобки во всех слагаемых справа и их перегруппируем:

А теперь можно изменять метод, о котором уже было рассказано. Я опишу каждый шаг, а затем на примере покажу, как он выполняется.

1. Сначала мы точно так же, как было описано, делим число, из которого будем извлекать квадратный корень, на группы цифр, по две цифры в каждой группе. Целую часть числа (то, что стоит слева от десятичной запятой) разбиваем на группы по две цифры справа налево, а дробную часть (начиная от первой цифры справа от десятичной запятой) — слева направо. Пример давайте рассмотрим тот же, что уже был просчитан. Можно будет сравнить, насколько проще получается алгоритм. Возьмем число . Итак, разбиваем цифры этого числа на пары .

2. Из первой группы цифр слева вычитаем последовательно нечетные числа до тех пор, пока не получится отрицательное число. Запомним последнюю положительную разность, которая получилась — , и то число, которое при этом вычитали — . Если последняя разность равна , то корень извлечен точно. В нашем примере можно вычесть два нечетных числа: Это означает, что первая цифра корня — , остаток , вычитали при его получении число . Здесь — порядковый номер последнего нечётного числа. Далее, к последнему вычитаемому прибавим . В нашем случае к прибавляем , получаем число .

3. Теперь к остатку справа припишем следующую группу из двух цифр подкоренного числа, получим число . В нашем примере, приписывая следующие две цифры, получим число . Из числа снова начинаем вычитать последовательно нечётные числа, предварительно сдвинув вычитаемое на один разряд вправо. Эти нечётные числа формируются следующим образом: первое число, которое будем вычитать, будет число , к которому справа припишем цифру , т.е. , затем . Делаем вычитания до тех пор, пока остаток не станет меньше вычитаемого. И снова запомним остаток (это будет ), последнее вычитаемое и количество вычитаний . Если же получили разность , и оставшиеся цифры в подкоренном числе — нули, то корень извлечён точно. В нашем примере делаем следующие действия: , поэтому вычитания прекращаем. Было выполнено три вычитания, значит, следующая цифра корня — .

4. Если нам нужно посчитать следующие цифры корня, то возьмём снова ту последнюю положительную разность, которую мы запомнили в п. 3, как и последнее вычитаемое , увеличенное на — как . Для разбираемого нами примера получим . И повторяем алгоритм, начиная с шага 3. В том случае, если первое вычитаемое больше, чем , то следующая цифра корня — , так как ни одного вычитания сделать нельзя. В этом случае принимаем за , за , и выполняем действия, начиная с шага 3. Если же корень вычислен точно (последняя разность равна и оставшиеся цифры справа в подкоренном числе — нули) или корень вычислен с требуемой точностью, то завершаем процесс. Далее я не буду описывать все шаги, просто приведу то, что получается, если все вычисления записать в столбик. Пояснения — в фигурных скобках.

<точность — 6 значащих цифр, 21 вычитание>Как видно из приведённого описания, этот способ легко может быть формализован и записан в виде программного кода для ЭВМ, причём время выполнения этой программы сопоставимо с временем выполнения операции деления. Сергей Валентинович предложил также некоторые изменения, упрощающие процесс вычислений и позволяющие повысить точность. Так, можно заметить, что после каждого цикла вычитаний цифры последнего вычитаемого, увеличенного на (т.е. , по нашему соглашению), представляют собой цифры удвоенного значения корня. Поэтому можно не подсчитывать число вычитаний, а просто разделить , полученное из последнего вычитаемого, на . Положение запятой можно определить, руководствуясь следующим правилом: количество цифр целой части результата равно количеству пар цифр в целой части аргумента, каждой паре цифр аргумента соответствует одна цифра результата.

Примеры:

аргумент 61 71 , 67 36 (1)

результат 7 8 , 5 6

аргумент 0 , 00 78 93 10 (2)

результат 0 , 0 8 8 8 4 3 1 2

Кроме этого, вдобавок можно получить ещё примерно столько же значащих цифр, сколько уже было получено, простым делением последнего остатка с приписанными неиспользованными парами цифр на последнее вычитаемое, увеличенное на . Для описанного нами примера имеем: Здесь шесть цифр являются, с учётом округления последней, верными. Отсюда получаем конечный результат с точностью 12 дес. знаков (!): Конечно, вычислять вручную с такой точностью значения корней вряд ли целесообразно, но данное правило позволяет для нахождения корней с точностью 5-6 знаков ограничиться вычислением с помощью вычитания нечётных чисел только 3-х цифр.

Ни Сергей Валентинович, ни я нигде не встречали описание данного метода. Если кто-либо из вас где-то об этом читал, напишите, пожалуйста. Заранее большое спасибо.

Извлечение квадратного корня столбиком

Вы спросите для чего это нужно? В старших классах извлекать число из под корня нужно очень часто. Не всегда под рукой есть калькулятор, а этот способ позволяет извлекать корень из любого числа с любой точностью. Да и знаний много не бывает.

Значит, рассмотрим извлечение квадратного корня из целого числа. Для наглядности возьмем сначала пример с трехзначным числом, например, извлечем корень из числа 625.

Теперь для тренировки поробуем извлечь корень из числа с точностью до десятых. Для этого возьмем число 113.

Продолжая процесс, можно вычислить корень из любого числа с любой точностью.

Случай, если число дробное, приводится к нашему алгоритму умножением на 100 = 10 в квадрате, 10000 = 100 в квадрате и так далее. Например, перед использованием приведенного метода для извлечения числа 25,8 его нужно умножить на 100, а после извлечения результат поделить на 10.

Извлечение корней: способы, примеры, решения.

Эта статья продолжает тему корень из числа. Здесь мы разберемся с извлечением корня. Сначала определим, что называют извлечением корня, и установим, когда корень извлекается. Дальше изучим принципы, на которых основано нахождение значения корня, после чего на примерах рассмотрим основные способы извлечения корней из натуральных чисел, а затем и из дробных чисел.

Навигация по странице.

Что означает «извлечение корня»?

Введем понятие извлечения корня.

Извлечением корня называется нахождение значения корня.

Итак, извлечение корня n -ой степени из числа a – это нахождение числа b , n-ая степень которого равна a . Когда такое число b найдено, то можно утверждать, что мы извлекли корень.

Заметим, что выражения «извлечение корня» и «нахождение значения корня» одинаково употребимы.

Когда корень извлекается?

Говорят, что корень n -ой степени из числа a извлекается точно, когда подкоренное число a возможно представить в виде n -ой степени некоторого числа b . Например, из числа 8 извлекается кубический корень, так как число 8 можно представить как куб числа 2 . Аналогично, из десятичной дроби 1,21 извлекается квадратный корень, так как 1,21=(1,1) 2 .

Если же подкоренное число a не представляется в виде n -ой степени некоторого числа b , то говорят, что корень n -ой степени из числа a не извлекается. В этом случае либо записанное выражение со знаком корня не имеет смысла на множестве действительных чисел (например, или ), либо записанное выражение имеет смысл, но может быть получено лишь приближенное значение такого корня с точностью до любого десятичного разряда. В качестве примера приведем . Квадратный корень из числа 2 не извлекается, однако может быть найдено его приближенное значение с точностью до любого десятичного разряда, например, (способ нахождения значений подобных корней мы рассмотрим в последнем пункте этой статьи).

Способы и примеры извлечения корней

Пришло время разобрать способы извлечения корней. Они базируются на свойствах корней, в частности, на равенстве , которое справедливо для любого неотрицательного числа b.

Ниже мы по очереди рассмотрим основные способы извлечения корней.

Начнем с самого простого случая – с извлечения корней из натуральных чисел с использованием таблицы квадратов, таблицы кубов и т.п. Ознакомиться…

Если же таблицы квадратов, кубов и т.п. нет под руками, то логично воспользоваться способом извлечения корня, который подразумевает разложение подкоренного числа на простые множители. Перейти к изучению этого способа…

Отдельно стоит остановиться на извлечении корня из отрицательного числа, что возможно для корней с нечетными показателями.

Дальше мы разберем извлечение корня из дробного числа, в частности, из обыкновенной дроби, десятичной дроби и смешанного числа. Перейти к этому разделу…

Наконец, рассмотрим способ, позволяющий последовательно находить разряды значения корня. Изучить…

Использование таблицы квадратов, таблицы кубов и т.д.

В самых простых случаях извлекать корни позволяют таблицы квадратов, кубов и т.д. Что же представляют собой эти таблицы?

Таблица квадратов целых чисел от 0 до 99 включительно (она показана ниже) состоит из двух зон. Первая зона таблицы располагается на сером фоне, она с помощью выбора определенной строки и определенного столбца позволяет составить число от 0 до 99 . Для примера выберем строку 8 десятков и столбец 3 единицы, этим мы зафиксировали число 83 . Вторая зона занимает оставшуюся часть таблицы. Каждая ее ячейка находится на пересечении определенной строки и определенного столбца, и содержит квадрат соответствующего числа от 0 до 99 . На пересечении выбранной нами строки 8 десятков и столбца 3 единицы находится ячейка с числом 6 889 , которое является квадратом числа 83 .

Таблицы кубов, таблицы четвертых степеней чисел от 0 до 99 и так далее аналогичны таблице квадратов, только они во второй зоне содержат кубы, четвертые степени и т.д. соответствующих чисел.

Таблицы квадратов, кубов, четвертых степеней и т.д. позволяют извлекать квадратные корни, кубические корни, корни четвертой степени и т.д. соответственно из чисел, находящихся в этих таблицах. Объясним принцип их применения при извлечении корней.

Допустим, нам нужно извлечь корень n -ой степени из числа a , при этом число a содержится в таблице n -ых степеней. По этой таблице находим число b такое, что a=b n . Тогда , следовательно, число b будет искомым корнем n -ой степени.

В качестве примера покажем, как с помощью таблицы кубов извлекается кубический корень из 19 683 . Находим число 19 683 в таблице кубов, из нее находим, что это число является кубом числа 27 , следовательно, .

Понятно, что таблицы n -ых степеней очень удобны при извлечении корней. Однако их частенько не оказывается под руками, а их составление требует определенного времени. Более того, часто приходится извлекать корни из чисел, которые не содержатся в соответствующих таблицах. В этих случаях приходится прибегать к другим методам извлечения корней.

Разложение подкоренного числа на простые множители

Достаточно удобным способом, позволяющим провести извлечение корня из натурального числа (если конечно корень извлекается), является разложение подкоренного числа на простые множители. Его суть заключается в следующем: после разложения числа на простые множители его достаточно легко представить в виде степени с нужным показателем, что позволяет получить значение корня. Поясним этот момент.

Пусть из натурального числа a извлекается корень n -ой степени, и его значение равно b . В этом случае верно равенство a=b n . Число b как любое натуральное число можно представить в виде произведения всех своих простых множителей p1, p2, …, pm в виде p1·p2·…·pm , а подкоренное число a в этом случае представляется как (p1·p2·…·pm) n . Так как разложение числа на простые множители единственно, то разложение подкоренного числа a на простые множители будет иметь вид (p1·p2·…·pm) n , что дает возможность вычислить значение корня как .

Заметим, что если разложение на простые множители подкоренного числа a не может быть представлено в виде (p1·p2·…·pm) n , то корень n -ой степени из такого числа a нацело не извлекается.

Разберемся с этим при решении примеров.

Извлеките квадратный корень из 144 .

Если обратиться к таблице квадратов, данной в предыдущем пункте, то хорошо видно, что 144=12 2 , откуда понятно, что квадратный корень из 144 равен 12 .

Но в свете данного пункта нас интересует, как извлекается корень с помощью разложения подкоренного числа 144 на простые множители. Разберем этот способ решения.

Разложим 144 на простые множители:

То есть, 144=2·2·2·2·3·3 . На основании свойств степени с натуральным показателем с полученным разложением можно провести такие преобразования: 144=2·2·2·2·3·3=(2·2) 2 ·3 2 =(2·2·3) 2 =12 2 . Следовательно, .

Используя свойства степени и свойства корней, решение можно было оформить и немного иначе: .

Для закрепления материала рассмотрим решения еще двух примеров.

Вычислите значение корня .

Разложение на простые множители подкоренного числа 243 имеет вид 243=3 5 . Таким образом, .

Является ли значение корня целым числом?

Чтобы ответить на этот вопрос, разложим подкоренное число на простые множители и посмотрим, представимо ли оно в виде куба целого числа.

Имеем 285 768=2 3 ·3 6 ·7 2 . Полученное разложение не представляется в виде куба целого числа, так как степень простого множителя 7 не кратна трем. Следовательно, кубический корень из числа 285 768 не извлекается нацело.

Извлечение корней из дробных чисел

Пришло время разобраться, как извлекается корень из дробного числа. Пусть дробное подкоренное число записано в виде обыкновенной дроби как p/q . Согласно свойству корня из частного справедливо следующее равенство . Из этого равенства следует правило извлечения корня из дроби: корень из дроби равен частному от деления корня из числителя на корень из знаменателя.

Разберем пример извлечения корня из дроби.

Чему равен квадратный корень из обыкновенной дроби 25/169 .

По таблице квадратов находим, что квадратный корень из числителя исходной дроби равен 5 , а квадратный корень из знаменателя равен 13 . Тогда . На этом извлечение корня из обыкновенной дроби 25/169 завершено.

Корень из десятичной дроби или смешанного числа извлекается после замены подкоренных чисел обыкновенными дробями.

Извлеките кубический корень из десятичной дроби 474,552 .

Представим исходную десятичную дробь в виде обыкновенной дроби: 474,552=474552/1000 . Тогда . Осталось извлечь кубические корни, находящиеся в числителе и знаменателе полученной дроби. Так как 474 552=2·2·2·3·3·3·13·13·13= (2·3·13) 3 =78 3 и 1 000=10 3 , то и . Осталось лишь завершить вычисления .

Извлечение корня из отрицательного числа

Отдельно стоит остановиться на извлечении корней из отрицательных чисел. При изучении корней мы сказали, что когда показатель корня является нечетным числом, то под знаком корня может находиться отрицательное число. Таким записям мы придали следующий смысл: для отрицательного числа −a и нечетного показателя корня 2·n−1 справедливо . Это равенство дает правило извлечения корней нечетной степени из отрицательных чисел: чтобы извлечь корень из отрицательного числа нужно извлечь корень из противоположного ему положительного числа, и перед полученным результатом поставить знак минус.

Рассмотрим решение примера.

Найдите значение корня .

Преобразуем исходное выражение, чтобы под знаком корня оказалось положительное число: . Теперь смешанное число заменим обыкновенной дробью: . Применяем правило извлечения корня из обыкновенной дроби: . Осталось вычислить корни в числителе и знаменателе полученной дроби: .

Приведем краткую запись решения: .

Порязрядное нахождение значения корня

В общем случае под корнем находится число, которое при помощи разобранных выше приемов не удается представить в виде n -ой степени какого-либо числа. Но при этом бывает необходимость знать значение данного корня, хотя бы с точностью до некоторого знака. В этом случае для извлечения корня можно воспользоваться алгоритмом, который позволяет последовательно получить достаточное количество значений разрядов искомого числа.

На первом шаге данного алгоритма нужно выяснить, каков старший разряд значения корня. Для этого последовательно возводятся в степень n числа 0, 10, 100, … до того момента, когда будет получено число, превосходящее подкоренное число. Тогда число, которое мы возводили в степень n на предыдущем этапе, укажет соответствующий старший разряд.

Для примера рассмотрим этот шаг алгоритма при извлечении квадратного корня из пяти. Берем числа 0, 10, 100, … и возводим их в квадрат, пока не получим число, превосходящее 5 . Имеем 0 2 =0 , 10 2 =100>5 , значит, старшим разрядом будет разряд единиц. Значение этого разряда, а также более младших, будет найдено на следующих шагах алгоритма извлечения корня.

Каждый электрик должен знать:  Автоматизация освещения в учебном классе

Все следующие шаги алгоритма имеют целью последовательное уточнение значения корня за счет того, что находятся значения следующих разрядов искомого значения корня, начиная со старшего и продвигаясь к младшим. К примеру, значение корня на первом шаге получается 2 , на втором – 2,2 , на третьем – 2,23 , и так далее 2,236067977… . Опишем, как происходит нахождение значений разрядов.

Нахождение разрядов проводится за счет перебора их возможных значений 0, 1, 2, …, 9 . При этом параллельно вычисляются n -ые степени соответствующих чисел, и они сравниваются с подкоренным числом. Если на каком-то этапе значение степени превзойдет подкоренное число, то значение разряда, соответствующее предыдущему значению, считается найденным, и производится переход к следующему шагу алгоритма извлечения корня, если же этого не происходит, то значение этого разряда равно 9 .

Поясним эти моменты все на том же примере извлечения квадратного корня из пяти.

Сначала находим значение разряда единиц. Будем перебирать значения 0, 1, 2, …, 9 , вычисляя соответственно 0 2 , 1 2 , …, 9 2 до того момента, пока не получим значение, большее подкоренного числа 5 . Все эти вычисления удобно представлять в виде таблицы:

Так значение разряда единиц равно 2 (так как 2 2 , а 2 3 >5 ). Переходим к нахождению значения разряда десятых. При этом будем возводить в квадрат числа 2,0, 2,1, 2,2, …, 2,9 , сравнивая полученные значения с подкоренным числом 5 :

Так как 2,2 2 , а 2,3 2 >5 , то значение разряда десятых равно 2 . Можно переходить к нахождению значения разряда сотых:

Так найдено следующее значение корня из пяти, оно равно 2,23 . И так можно продолжать дальше находить значения : 2,236, 2,2360, 2,23606, 2,236067, … .

Для закрепления материала разберем извлечение корня с точностью до сотых при помощи рассмотренного алгоритма.

Сначала определяем старший разряд. Для этого возводим в куб числа 0, 10, 100 и т.д. пока не получим число, превосходящее 2 151,186 . Имеем 0 3 =0 , 10 3 =1 000 , 100 3 =1 000 000>2 151,186 , таким образом, старшим разрядом является разряд десятков.

Определим его значение.

Так как 10 3 , а 20 3 >2 151,186 , то значение разряда десятков равно 1 . Переходим к единицам.

Таким образом, значение разряда единиц равно 2 . Переходим к десятым.

Так как даже 12,9 3 меньше подкоренного числа 2 151,186 , то значение разряда десятых равно 9 . Осталось выполнить последний шаг алгоритма, он нам даст значение корня с требуемой точностью.

На этом этапе найдено значение корня с точностью до сотых: .

В заключение этой статьи хочется сказать, что существует масса других способов извлечения корней. Но для большинства задач достаточно тех, которые мы изучили выше.

Добавление АЦП позволило повысить точность извлечения квадратного корня

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах, в арифметических сопроцессорах плавающей точки информационных и измерительных систем, в системах расчета положения и параметров движения роботизированных систем в качестве арифметического блока.

Известно устройство для вычисления квадратного корня [1], в котором вычисление функции производится за n циклов (n — число разрядов двоичного кода значения квадратного корня) с вычислением за каждый цикл одной значащей цифры результата путем выполнения в каждом цикле трех операций с разрядной цифрой аi результата.

Способ реализации вычисления функции соответствует способу преобразования аналоговых сигналов в цифровой код путем последовательных поразрядных приближений с вычислением на каждом такте преобразования одной значащей цифры.

Недостаток указанного способа и устройства состоит в низком быстродействии. За один итерационный цикл необходимо осуществить возведение пробного значения операнда в квадрат, сравнить его со значением x и на основании результата сравнения получить одну двоичную цифру значения квадратного корня, также в устройстве отсутствует возможность операции деления.

Известно устройство для извлечения квадратного корня [2], содержащее входной и выходной регистры блок возведения в квадрат, схему сравнения и блок подбора цифр результата.

Недостатком устройства является низкое быстродействие, так как вычисления осуществляются методом последовательных итераций, также в устройстве отсутствует возможность операции деления.

Известно устройство для извлечения квадратного корня [3], содержащее блок умножения, блок деления, первый блок памяти, регистр результата. Недостатком такого устройства является сложность реализации, обусловленная необходимостью использования блока памяти большой емкости, что связано с применением метода литейной интерполяции для вычисления значений функции между опорными точками. Так для описываемого устройства, имеющего длину разрядной сетки входного и выходного слова, равную (n+1), включая знаковый разряд, требуется запоминающее устройство емкостью Q=(n+1)·2 n-4 бит. Устройство также не позволяет производить операции деления над входными числами.

Известно устройство для деления [4], содержащее два регистра остатка, регистр делителя, регистр частного, сумматор принудительного округления, узел вычисления обратной величины, два сумматора, два блока умножения, первый коммутатор, селектор, вычитатель, элемент НЕ и блок микропрограммного управления, причем вход данных устройства соединен с информационным входом регистра делителя и с первым информационным входом первого коммутатора, выход которого соединен с информационном входом первого регистра остатка, выход первого сумматора является выходом результата устройства и соединен с входом уменьшаемого вычитателя, входы вычитаемого и заема которого соединены с выходами первой и второй групп первого блока умножения соответственно, выходы разности и заема вычитателя соединены с вторым информационным входом первого коммутатора и информационным входом второго регистра остатка соответственно, выходы старших разрядов первого и второго регистров остатка соединены с первым и вторым информационными входами второго сумматора соответственно, выход младших разрядов которого соединен с первым информационным входом второго блока умножения, второй информационный вход которого соединен с выходом узла вычисления обратной величины, вход которого соединен с выходом сумматора принудительного округления, информационный вход которого соединен с выходом старших разрядов регистра делителя, выход которого соединен с первым информационным входом первого блока умножения, второй информационный вход которого соединен с информационным входом младших разрядов регистра частного и выходом селектора, информационный вход которого соединен с выходом второго блока умножения, вход переноса сумматора принудительного округления является входом логической единицы устройства, выход старшего разряда второго сумматора соединен с входом элемента НЕ, выход которого соединен с управляющим входом селектора, вход синхронизации устройства соединен с синхровходами первого и второго регистров остатка, регистра делителя, регистра частного и блока микропрограммного управления, первый выход которого соединен с первым управляющим входом первого коммутатора и входом установки в «О» второго регистра остатка, второй выход блока микропрограммного управления соединен с вторым управляющим входом первого коммутатора и входами разрешения записи второго регистра остатка и регистра частного, третий и четвертый выходы блока микропрограммного управления соединены с входами разрешения записи первого регистра остатка и регистра делителя соответственно, пятый выход блока микропрограммного управления является выходом признака окончания деления устройства, отличающееся тем, что в устройство введены второй и третий коммутаторы, причем выход первого регистра остатка соединен с первым информационным входом второго коммутатора, второй информационный вход которого соединен с первым выходом регистра частного, выход второго регистра остатка соединен с первым информационным входом третьего коммутатора, второй информационный вход которого соединен с вторым выходом регистра частного, выход второго коммутатора соединен с первым информационным входом первого сумматора, второй информационный вход которого соединен с выходом третьего коммутатора, первые управляющие входы второго и третьего коммутаторов соединены с вторым выходом блока микропрограммного управления, шестой выход которого соединен с вторыми управляющими входами второго и третьего коммутаторов.

Недостатком такого устройства является сложность конструкции и невозможность выполнения операции извлечения квадратного корня.

Наиболее близким по технической сути к предложенному техническому решению является устройство для деления [5], содержащее регистр делимого, регистр делителя, сумматор частного, сумматор принудительного округления делителя, блок деления усеченных чисел, регистр цифр частного, три коммутатора и блок управления, причем выходы делителя и делимого через шину данных устройства соединены с информационными входами регистра делителя и информационными входами первой группы первого коммутатора соответственно, выходы первого коммутатора соединены с информационными входами регистра делимого, информационные входы первой группы второго коммутатора соединены с выходами старших разрядов делимого через шину данных устройства, выход старших разрядов регистра делителя соединен с информационными входами первой группы третьего коммутатора, информационные входы второй группы которого соединены с выходами старших разрядов делителя через шину данных устройства, выходы третьего коммутатора соединены с информационными входами сумматора принудительного округления делителя, вход переноса которого соединен с входом логической единицы устройства, выходы сумматора принудительного округления соединены с входами делителя блока деления усеченных чисел, входы делимого которого соединены с выходами второго коммутатора, выходы блока деления усеченных чисел соединены с информационными входами регистра цифр частного, выходы которого соединены с входами младших разрядов сумматора частного, вход синхронизации устройства соединен — с синхровходами регистров делимого и делителя, сумматора частного, регистра цифр частного и блока управления, первый выход блока управления соединен с входом разрешения записи регистра делителя и входом установки в «О» сумматора частного, а также с первыми управляющими входами первого, второго и третьего коммутаторов, второй выход блока управления соединен с вторыми управляющими входами первого, второго и третьего коммутаторов и входом разрешения записи сумматора частного, третий выход блока управления соединен с входом разрешения записи регистра делимого и регистра цифр частного, четвертый выход блока управления является выходом признака окончания деления устройства, выходы сумматора частного являются выходом частного устройства, отличающееся тем, что устройство содержит формирователь частичных произведений, блок суммирования, два сумматора и элемент ИЛИ — НЕ, причем выход регистра делителя соединен с первым информационным входом формирователя частичных произведений, второй информационный вход которого соединен с выходом регистра цифр частного, выход регистра делимого соединен с первым информационным входом блока суммирования, второй информационный вход блока суммирования соединен с выходом формирователя частичных произведений, выходы сумм и переносов блока суммирования соединены с входами первого и второго слагаемых первого сумматора соответственно, выходы старших разрядов сумм и переносов блока суммирования соединены с входами первого й второго слагаемых второго сумматора соответственно, выход второго сумматора соединен с информационными входами второй группы второго коммутатора, выход первого сумматора соединен с информационными входами второй группы первого коммутатора, выход старшего разряда первого сумматора соединен с первым входом элемента ИЛИ — НЕ, выход которого соединен с входом установки в «О» регистра цифр частного, первый выход блока управления соединен с вторым входом элемента ИЛИ — НЕ.

Недостатками устройства является невозможность выполнения операции извлечения квадратного корня, выполнения операций в форматах ,соответствующих стандарту IEEE 754, и высокая сложность, невысокое быстродействие.

Решаемая заявляемым изобретением задача — устранение недостатков аналогов.

Заявленное устройство для деления и извлечения квадратного корня позволяет производить вычисление в формате плавающей точки в соответствии со стандартом стандарт IEEE 754 с одинарной (результат представлен 32-битным двоичным числом) и двойной (результат представлен 64-битным двоичным числом) точностью, причем входные операнды могут быть представлены в формате плавающей точки как одинарной, так и двойной точности.

Технический результат заключается в увеличении быстродействия, добавлении новой функциональной возможности без усложнения устройства, а именно функционала устройства для деления и устройства для извлечения квадратного корня в едином устройстве.

Технический результат достигается тем, что устройство деления и извлечения квадратного корня содержит блок выделения степени и мантиссы входных операндов, первый вход которого является входом устройства, схему управления трехступенчатым конвейером, вход которой соединен с выходом блока выделения степени и мантиссы входных операндов, пятый выход схемы управления трехступенчатым конвейером соединен со вторым входом блока выделения степени и мантиссы входных операндов, блок входных регистров, соединенных в трехступенчатый конвейер, входы/выходы которых соединены с первым, вторым и третьим входами/выходами схемы управления трехступенчатым конвейером соответственно, схему управления блоками сумматора и умножителя, первый вход которой соединен с четвертым выходом схемы управления трех ступенчатым конвейером, блок умножителей, вход которого соединен с первым выходом схемы управления блоками сумматора и умножителя, а выход соединен со вторым входом схемы управления блоками сумматора и умножителя, блок сумматоров, вход которого соединен со вторым выходом схемы управления блоками сумматора и умножителя, а выход с третьим входом схемы управления блоками сумматора и умножителя, блок формирования результатов вычисления, вход которого соединен с третьим выходом схемы управления блоками сумматора и умножителя, а выход является выходом устройства.

Краткое описание чертежей

Признаки и сущность заявленного изобретения поясняются в последующем детальном описании, иллюстрируемом чертежами, где показано следующее:

На фиг.1 — структурная схема заявленного устройства деления и извлечения квадратного корня, где:

1 — блок выделения степени и мантиссы входных операндов;

2 — схема управления 3-ступенчатым конвейером блока входных регистров;

3 — блок входных регистров;

4 — схема управления блока сумматора и блока умножителей;

5 — блок умножителей;

6 — блок сумматоров;

7 — блок формирования результатов вычисления.

Деление и извлечение квадратного корня происходит на одних и тех же элементах устройства с целью повышения быстродействия 3- ступенчатый конвейер позволяет загружать исходные данные и передавать на последующую обработку из любой ступени, ориентируясь загрузкой блоков умножителей и сумматоров, блоки умножителей и сумматоров совместно с регистрами конвейера производят вычисление по алгоритму деления «с сохранением остатка», а извлечения квадратного корня «без сохранения остатка» с целью унификации связей блоков умножителей и сумматоров для операций деления и извлечения квадратного корня, результат каждой итерации определяется из условия: , где P — делимое или число, из которого извлекается квадратный корень, Ai-1 — промежуточный результат, полученный на предыдущей итерации, Bi,j — вектор приближений текущей операции, f(Ai-1+Bi,j) — арифметическая операция, обратная вычисляемой, для операции деления — умножение на делитель, для операции извлечения квадратного корня — возведение в степень, при этом результатом i итерации является число , где Bi,k — значение приближения из вектора Bi,j, удовлетворяющее условию (1), одна итерация вычисления содержит операцию умножения и операцию вычитания промежуточных результатов, отличающиеся тем, что с целью повышения быстродействия операция извлечения квадратного корня может выполняться одновременно над двумя независимыми входными числами, результат и входные данные, флаги выполнения операций соответствуют стандарту IEEE 754 для чисел в формате плавающей точки одинарной и двойной точностей.

Блок выделения степени и мантиссы входных операндов 1 производит разбор поступивших на вход двоичных чисел в формате плавающей точки. Производит выделение из них степени и мантиссы из входных операндов, определяет признаки результата, такие как деление на ноль, признак нулевого результата и др. Данные с выхода блока выделения степени и мантиссы входных операндов 1 поступают в одну из ступеней конвейера регистров блока входных регистров 3, свободную от вычисления. В случае заполнения всех ступеней конвейера 3 схема управления 3-ступенчатым конвейером блока входных регистров 2 формирует сигнал «занят» препятствующий дальнейшему поступлению чисел на вход блока разбора и подготовки входных данных. Сигнал «занят» снимается сразу после завершения первой выполняемой операции. Каждый блок входных регистров 3 содержит защелки делителя, делимого или числа, из которого извлекается квадратный корень, степени результата, знак результата, признаки результата, а также номер цикла итерации и промежуточное значение результата.

Данные с входа/выхода одного из блоков входных регистров 3 через схему управления 3-ступенчатым конвейером блока входных регистров 2 и схемы управления блока сумматора и блока умножителей 4 поступают на вычисление промежуточного результата деления или извлечения квадратного корня. На основании номера цикла итерации и промежуточного значение результата полученного с предыдущего цикла схема управления блоком сумматоров и блоком умножителей 4 формирует вектор возможных результатов текущего цикла путем поразрядного слияния промежуточного значение результата, полученного с предыдущего цикла, и набора констант приближения. Константы приближения являются членами ряда 0, 1,…2 K — 1, где K — количество бит результата, определяемых за одну итерацию. Позицию для слияния определяет схема управления блоком сумматоров и блоком умножителей 4 на основе номера цикла итерации. Данные с выхода схемы управления блока сумматоров и блока умножителей 4 поступают на вход блока умножителя 5, где в случае деления двух чисел происходит умножение делителя и вектора возможных результатов текущего цикла, а в случае извлечения корня производится возведение в квадрат векторов возможных результатов текущего цикла. Результат фиксируется в схеме управления блоком сумматоров и блоком умножителей 4 в первом такте итерации. Во втором такте итерации производится пробное вычитание и определение промежуточного значение результата как элемента вектора возможных результатов, обеспечивающего минимальный положительный остаток от вычитания. В случае деления из делимого вычитаются результат умножения, а в случае извлечения квадратного корня вычитание производится из числа, из которого извлекается квадратный корень. Минимальный положительный остаток от вычитания определяется схемой управления блоком сумматоров и блоком умножителей 4 по смене знака результата разности с помощью логической комбинационной схемы, входящей в схему управления блоком сумматоров и блоком умножителей. Блоки сумматора 6 и блоки умножителей 5 для выполнения деления на первом и втором тактах вычисления выполняют операции, входящие в текущий и следующий цикл итерации, а в случае извлечения квадратного корня внутри одного цикла итерации на первом и втором тактах операции выполняются последовательно. Для ускорения цикла извлечение квадратного корня блоки 5 и 6 имеют возможность производить извлечение квадратного корня из 2 чисел одновременно, при этом числа на вход блоков умножителей 5 и блоков сумматоров 6 поступают по очереди для каждого такта вычисления. Вычисление частного производится за 11 циклов для получения результата двойной точности (общая разрядность операндов 64, мантисса — 53 разряда), при этом общий цикл деления составляет 15 тактов. Вычисление квадратного корня из одного числа составляет также 11 тактов с общей длительностью 24 такта, при вычислении квадратного корня из двух чисел одновременно среднее время вычисления равно 12 тактам.

Блок формирования результатов вычисления 7 производит нормализацию результата вычисления, упаковку результатов в формат плавающей точки в соответствии со стандартом IEEE 754 и формирование всех необходимых флагов.

Заявленное устройство для деления и извлечения квадратного корня было применено в сопроцессоре плавающей точки процессора SPARC V8, результаты сравнения с аналогичными устройствами [6] представлены в таблице 1.

Табл.1
Блоки деления Операция Извлечение Преимущество Преимущество
умножения различных сопроцессоров плавающей точки (FPU) деление, такты (операция двойной точности) квадратного корня (операция двойной точности) по быстродействию при делении при извлечении квадратного корня
GRFPU 16 (16) 23 (24) 6,66% 0/100%*
ARM VFP9-S 28 (31) Нет данных 86.66%
ARMVFP11 29 (33) Нет данных 93.33%
AMD K7 17(20) Нет данных 13.33%
MEIKO 50 Нет данных 233.33%
Заявленное 15 (15) 24/12 (12)* Объект сравнения
устройство

* — для группового извлечения квадратного корня

Заявленное устройство было также применено в качестве арифметического блока в системе расчета положения модуля на основе микроприводов, что позволило повысить общее быстродействие устройства, по экспертной оценке, до 2 раз.

Таким образом, использование заявленного устройства позволяет обеспечить решение поставленной задачи деления и извлечения квадратного корня с достижением неожиданного технического результата.

Список используемой литературы

1. А.с. СССР №842806. Устройство для вычисления квадратного корня / В.В.Чекушкин. — Опубл. 1981. Бюл. №24.

2. А.с. СССР №611208, кл. G 06 F7/38 1978 г. Устройство для вычисления квадратного корня.

3. А.с. СССР №656055, кл. G 06 F7/38 1979 г. Устройство для вычисления квадратного корня.

4. Сафонова Э.М., Шостак А.А «УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ», Патент №2020933, кл. G06F7/52, дата публикации 30.08.1994.

5. Сафонова Э.М., Шостак А.А «УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ», Патент №2020934, кл. G06F7/52, дата публикации 30.08.1994.

6. Edvin Catovic «GRFPU — High Performance IEEE- 754. Floating- Point Unit» Gaisler Research, Första Långgatan 19, SE-413 27 Göteborg, Sweden edvin@gaisler. Com,

Устройство деления и извлечения квадратного корня содержит блок выделения степени и мантиссы входных операндов, первый вход которого является входом устройства, схему управления трехступенчатым конвейером блока входных регистров, вход которой соединен с выходом блока выделения степени и мантиссы входных операндов, второй выход схемы управления трехступенчатым конвейером блока входных регистров соединен со вторым входом блока выделения степени и мантиссы входных операндов, блок входных регистров, соединенных в трехступенчатый конвейер, входы/выходы которых соединены с первым, вторым и третьим входами/выходами схемы управления трехступенчатым конвейером блока входных регистров, соответственно схему управления блоком сумматора и блоком умножителя, первый вход которой соединен с первым выходом схемы управления трехступенчатым конвейером блока входных регистров, блок умножителей, вход которого соединен с первым выходом схемы управления блоком сумматора и блоком умножителя, а выход соединен со вторым входом схемы управления блоком сумматора и блоком умножителя, блок сумматоров, вход которого соединен со вторым выходом схемы управления блоком сумматора и блоком умножителя, а выход с третьим входом схемы управления блоками сумматора и умножителя, блок формирования результатов деления и извлечения квадратного корня, вход которого соединен с третьим выходом схемы управления блоком сумматора и блоком умножителя, а выход является выходом устройства.

устройство деления и извлечения квадратного корня

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах в качестве арифметического блока. Техническим результатом является увеличение быстродействия, а также возможность реализации функции устройства для деления и устройства для извлечения квадратного корня в едином устройстве. Устройство позволяет производить операцию деления и извлечения квадратного корня в формате с плавающей точкой в соответствии со стандартом IEЕЕ 754 с одинарной и двойной точностью. Причем входные операнды могут быть представлены в формате с плавающей точкой как одинарной, так и двойной точности. Устройство содержит блок выделения степени и мантиссы входных операндов, схему управления 3-ступенчатым конвейером блока входных регистров, блок входных регистров, схему управления блока сумматоров и блока умножителей, блок умножителей, блок сумматоров, блок формирования результатов вычисления. 1 ил., 1 табл.

Рисунки к патенту РФ 2510072

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах, в арифметических сопроцессорах плавающей точки информационных и измерительных систем, в системах расчета положения и параметров движения роботизированных систем в качестве арифметического блока.

Известно устройство для вычисления квадратного корня [1], в котором вычисление функции производится за n циклов (n — число разрядов двоичного кода значения квадратного корня) с вычислением за каждый цикл одной значащей цифры результата путем выполнения в каждом цикле трех операций с разрядной цифрой а i результата.

Способ реализации вычисления функции соответствует способу преобразования аналоговых сигналов в цифровой код путем последовательных поразрядных приближений с вычислением на каждом такте преобразования одной значащей цифры.

Недостаток указанного способа и устройства состоит в низком быстродействии. За один итерационный цикл необходимо осуществить возведение пробного значения операнда в квадрат, сравнить его со значением x и на основании результата сравнения получить одну двоичную цифру значения квадратного корня, также в устройстве отсутствует возможность операции деления.

Известно устройство для извлечения квадратного корня [2], содержащее входной и выходной регистры блок возведения в квадрат, схему сравнения и блок подбора цифр результата.

Недостатком устройства является низкое быстродействие, так как вычисления осуществляются методом последовательных итераций, также в устройстве отсутствует возможность операции деления.

Известно устройство для извлечения квадратного корня [3], содержащее блок умножения, блок деления, первый блок памяти, регистр результата. Недостатком такого устройства является сложность реализации, обусловленная необходимостью использования блока памяти большой емкости, что связано с применением метода литейной интерполяции для вычисления значений функции между опорными точками. Так для описываемого устройства, имеющего длину разрядной сетки входного и выходного слова, равную (n+1), включая знаковый разряд, требуется запоминающее устройство емкостью Q 0 =(n+1)·2 n-4 бит. Устройство также не позволяет производить операции деления над входными числами.

Известно устройство для деления [4], содержащее два регистра остатка, регистр делителя, регистр частного, сумматор принудительного округления, узел вычисления обратной величины, два сумматора, два блока умножения, первый коммутатор, селектор, вычитатель, элемент НЕ и блок микропрограммного управления, причем вход данных устройства соединен с информационным входом регистра делителя и с первым информационным входом первого коммутатора, выход которого соединен с информационном входом первого регистра остатка, выход первого сумматора является выходом результата устройства и соединен с входом уменьшаемого вычитателя, входы вычитаемого и заема которого соединены с выходами первой и второй групп первого блока умножения соответственно, выходы разности и заема вычитателя соединены с вторым информационным входом первого коммутатора и информационным входом второго регистра остатка соответственно, выходы старших разрядов первого и второго регистров остатка соединены с первым и вторым информационными входами второго сумматора соответственно, выход младших разрядов которого соединен с первым информационным входом второго блока умножения, второй информационный вход которого соединен с выходом узла вычисления обратной величины, вход которого соединен с выходом сумматора принудительного округления, информационный вход которого соединен с выходом старших разрядов регистра делителя, выход которого соединен с первым информационным входом первого блока умножения, второй информационный вход которого соединен с информационным входом младших разрядов регистра частного и выходом селектора, информационный вход которого соединен с выходом второго блока умножения, вход переноса сумматора принудительного округления является входом логической единицы устройства, выход старшего разряда второго сумматора соединен с входом элемента НЕ, выход которого соединен с управляющим входом селектора, вход синхронизации устройства соединен с синхровходами первого и второго регистров остатка, регистра делителя, регистра частного и блока микропрограммного управления, первый выход которого соединен с первым управляющим входом первого коммутатора и входом установки в «О» второго регистра остатка, второй выход блока микропрограммного управления соединен с вторым управляющим входом первого коммутатора и входами разрешения записи второго регистра остатка и регистра частного, третий и четвертый выходы блока микропрограммного управления соединены с входами разрешения записи первого регистра остатка и регистра делителя соответственно, пятый выход блока микропрограммного управления является выходом признака окончания деления устройства, отличающееся тем, что в устройство введены второй и третий коммутаторы, причем выход первого регистра остатка соединен с первым информационным входом второго коммутатора, второй информационный вход которого соединен с первым выходом регистра частного, выход второго регистра остатка соединен с первым информационным входом третьего коммутатора, второй информационный вход которого соединен с вторым выходом регистра частного, выход второго коммутатора соединен с первым информационным входом первого сумматора, второй информационный вход которого соединен с выходом третьего коммутатора, первые управляющие входы второго и третьего коммутаторов соединены с вторым выходом блока микропрограммного управления, шестой выход которого соединен с вторыми управляющими входами второго и третьего коммутаторов.

Недостатком такого устройства является сложность конструкции и невозможность выполнения операции извлечения квадратного корня.

Наиболее близким по технической сути к предложенному техническому решению является устройство для деления [5], содержащее регистр делимого, регистр делителя, сумматор частного, сумматор принудительного округления делителя, блок деления усеченных чисел, регистр цифр частного, три коммутатора и блок управления, причем выходы делителя и делимого через шину данных устройства соединены с информационными входами регистра делителя и информационными входами первой группы первого коммутатора соответственно, выходы первого коммутатора соединены с информационными входами регистра делимого, информационные входы первой группы второго коммутатора соединены с выходами старших разрядов делимого через шину данных устройства, выход старших разрядов регистра делителя соединен с информационными входами первой группы третьего коммутатора, информационные входы второй группы которого соединены с выходами старших разрядов делителя через шину данных устройства, выходы третьего коммутатора соединены с информационными входами сумматора принудительного округления делителя, вход переноса которого соединен с входом логической единицы устройства, выходы сумматора принудительного округления соединены с входами делителя блока деления усеченных чисел, входы делимого которого соединены с выходами второго коммутатора, выходы блока деления усеченных чисел соединены с информационными входами регистра цифр частного, выходы которого соединены с входами младших разрядов сумматора частного, вход синхронизации устройства соединен — с синхровходами регистров делимого и делителя, сумматора частного, регистра цифр частного и блока управления, первый выход блока управления соединен с входом разрешения записи регистра делителя и входом установки в «О» сумматора частного, а также с первыми управляющими входами первого, второго и третьего коммутаторов, второй выход блока управления соединен с вторыми управляющими входами первого, второго и третьего коммутаторов и входом разрешения записи сумматора частного, третий выход блока управления соединен с входом разрешения записи регистра делимого и регистра цифр частного, четвертый выход блока управления является выходом признака окончания деления устройства, выходы сумматора частного являются выходом частного устройства, отличающееся тем, что устройство содержит формирователь частичных произведений, блок суммирования, два сумматора и элемент ИЛИ — НЕ, причем выход регистра делителя соединен с первым информационным входом формирователя частичных произведений, второй информационный вход которого соединен с выходом регистра цифр частного, выход регистра делимого соединен с первым информационным входом блока суммирования, второй информационный вход блока суммирования соединен с выходом формирователя частичных произведений, выходы сумм и переносов блока суммирования соединены с входами первого и второго слагаемых первого сумматора соответственно, выходы старших разрядов сумм и переносов блока суммирования соединены с входами первого й второго слагаемых второго сумматора соответственно, выход второго сумматора соединен с информационными входами второй группы второго коммутатора, выход первого сумматора соединен с информационными входами второй группы первого коммутатора, выход старшего разряда первого сумматора соединен с первым входом элемента ИЛИ — НЕ, выход которого соединен с входом установки в «О» регистра цифр частного, первый выход блока управления соединен с вторым входом элемента ИЛИ — НЕ.

Недостатками устройства является невозможность выполнения операции извлечения квадратного корня, выполнения операций в форматах ,соответствующих стандарту IEEE 754, и высокая сложность, невысокое быстродействие.

Решаемая заявляемым изобретением задача — устранение недостатков аналогов.

Заявленное устройство для деления и извлечения квадратного корня позволяет производить вычисление в формате плавающей точки в соответствии со стандартом стандарт IEEE 754 с одинарной (результат представлен 32-битным двоичным числом) и двойной (результат представлен 64-битным двоичным числом) точностью, причем входные операнды могут быть представлены в формате плавающей точки как одинарной, так и двойной точности.

Технический результат заключается в увеличении быстродействия, добавлении новой функциональной возможности без усложнения устройства, а именно функционала устройства для деления и устройства для извлечения квадратного корня в едином устройстве.

Технический результат достигается тем, что устройство деления и извлечения квадратного корня содержит блок выделения степени и мантиссы входных операндов, первый вход которого является входом устройства, схему управления трехступенчатым конвейером, вход которой соединен с выходом блока выделения степени и мантиссы входных операндов, пятый выход схемы управления трехступенчатым конвейером соединен со вторым входом блока выделения степени и мантиссы входных операндов, блок входных регистров, соединенных в трехступенчатый конвейер, входы/выходы которых соединены с первым, вторым и третьим входами/выходами схемы управления трехступенчатым конвейером соответственно, схему управления блоками сумматора и умножителя, первый вход которой соединен с четвертым выходом схемы управления трех ступенчатым конвейером, блок умножителей, вход которого соединен с первым выходом схемы управления блоками сумматора и умножителя, а выход соединен со вторым входом схемы управления блоками сумматора и умножителя, блок сумматоров, вход которого соединен со вторым выходом схемы управления блоками сумматора и умножителя, а выход с третьим входом схемы управления блоками сумматора и умножителя, блок формирования результатов вычисления, вход которого соединен с третьим выходом схемы управления блоками сумматора и умножителя, а выход является выходом устройства.

Краткое описание чертежей

Признаки и сущность заявленного изобретения поясняются в последующем детальном описании, иллюстрируемом чертежами, где показано следующее:

На фиг.1 — структурная схема заявленного устройства деления и извлечения квадратного корня, где:

1 — блок выделения степени и мантиссы входных операндов;

2 — схема управления 3-ступенчатым конвейером блока входных регистров;

3 — блок входных регистров;

4 — схема управления блока сумматора и блока умножителей;

5 — блок умножителей;

6 — блок сумматоров;

7 — блок формирования результатов вычисления.

Деление и извлечение квадратного корня происходит на одних и тех же элементах устройства с целью повышения быстродействия 3- ступенчатый конвейер позволяет загружать исходные данные и передавать на последующую обработку из любой ступени, ориентируясь загрузкой блоков умножителей и сумматоров, блоки умножителей и сумматоров совместно с регистрами конвейера производят вычисление по алгоритму деления «с сохранением остатка», а извлечения квадратного корня «без сохранения остатка» с целью унификации связей блоков умножителей и сумматоров для операций деления и извлечения квадратного корня, результат каждой итерации определяется из условия: , где P — делимое или число, из которого извлекается квадратный корень, A i-1 — промежуточный результат, полученный на предыдущей итерации, B i,j — вектор приближений текущей операции, f(A i-1 +B i,j ) — арифметическая операция, обратная вычисляемой, для операции деления — умножение на делитель, для операции извлечения квадратного корня — возведение в степень, при этом результатом i итерации является число , где B i,k — значение приближения из вектора B i,j, удовлетворяющее условию (1), одна итерация вычисления содержит операцию умножения и операцию вычитания промежуточных результатов, отличающиеся тем, что с целью повышения быстродействия операция извлечения квадратного корня может выполняться одновременно над двумя независимыми входными числами, результат и входные данные, флаги выполнения операций соответствуют стандарту IEEE 754 для чисел в формате плавающей точки одинарной и двойной точностей.

Блок выделения степени и мантиссы входных операндов 1 производит разбор поступивших на вход двоичных чисел в формате плавающей точки. Производит выделение из них степени и мантиссы из входных операндов, определяет признаки результата, такие как деление на ноль, признак нулевого результата и др. Данные с выхода блока выделения степени и мантиссы входных операндов 1 поступают в одну из ступеней конвейера регистров блока входных регистров 3, свободную от вычисления. В случае заполнения всех ступеней конвейера 3 схема управления 3-ступенчатым конвейером блока входных регистров 2 формирует сигнал «занят» препятствующий дальнейшему поступлению чисел на вход блока разбора и подготовки входных данных. Сигнал «занят» снимается сразу после завершения первой выполняемой операции. Каждый блок входных регистров 3 содержит защелки делителя, делимого или числа, из которого извлекается квадратный корень, степени результата, знак результата, признаки результата, а также номер цикла итерации и промежуточное значение результата.

Данные с входа/выхода одного из блоков входных регистров 3 через схему управления 3-ступенчатым конвейером блока входных регистров 2 и схемы управления блока сумматора и блока умножителей 4 поступают на вычисление промежуточного результата деления или извлечения квадратного корня. На основании номера цикла итерации и промежуточного значение результата полученного с предыдущего цикла схема управления блоком сумматоров и блоком умножителей 4 формирует вектор возможных результатов текущего цикла путем поразрядного слияния промежуточного значение результата, полученного с предыдущего цикла, и набора констант приближения. Константы приближения являются членами ряда 0, 1, 2 K — 1, где K — количество бит результата, определяемых за одну итерацию. Позицию для слияния определяет схема управления блоком сумматоров и блоком умножителей 4 на основе номера цикла итерации. Данные с выхода схемы управления блока сумматоров и блока умножителей 4 поступают на вход блока умножителя 5, где в случае деления двух чисел происходит умножение делителя и вектора возможных результатов текущего цикла, а в случае извлечения корня производится возведение в квадрат векторов возможных результатов текущего цикла. Результат фиксируется в схеме управления блоком сумматоров и блоком умножителей 4 в первом такте итерации. Во втором такте итерации производится пробное вычитание и определение промежуточного значение результата как элемента вектора возможных результатов, обеспечивающего минимальный положительный остаток от вычитания. В случае деления из делимого вычитаются результат умножения, а в случае извлечения квадратного корня вычитание производится из числа, из которого извлекается квадратный корень. Минимальный положительный остаток от вычитания определяется схемой управления блоком сумматоров и блоком умножителей 4 по смене знака результата разности с помощью логической комбинационной схемы, входящей в схему управления блоком сумматоров и блоком умножителей. Блоки сумматора 6 и блоки умножителей 5 для выполнения деления на первом и втором тактах вычисления выполняют операции, входящие в текущий и следующий цикл итерации, а в случае извлечения квадратного корня внутри одного цикла итерации на первом и втором тактах операции выполняются последовательно. Для ускорения цикла извлечение квадратного корня блоки 5 и 6 имеют возможность производить извлечение квадратного корня из 2 чисел одновременно, при этом числа на вход блоков умножителей 5 и блоков сумматоров 6 поступают по очереди для каждого такта вычисления. Вычисление частного производится за 11 циклов для получения результата двойной точности (общая разрядность операндов 64, мантисса — 53 разряда), при этом общий цикл деления составляет 15 тактов. Вычисление квадратного корня из одного числа составляет также 11 тактов с общей длительностью 24 такта, при вычислении квадратного корня из двух чисел одновременно среднее время вычисления равно 12 тактам.

Блок формирования результатов вычисления 7 производит нормализацию результата вычисления, упаковку результатов в формат плавающей точки в соответствии со стандартом IEEE 754 и формирование всех необходимых флагов.

Заявленное устройство для деления и извлечения квадратного корня было применено в сопроцессоре плавающей точки процессора SPARC V8, результаты сравнения с аналогичными устройствами [6] представлены в таблице 1.

Классы МПК: G06F7/535 только для деления
G06F7/552 для возведения в степень или извлечения корня
Автор(ы): Заводсков Сергей Дмитриевич (RU) , Гулин Юрий Юрьевич (RU) , Коваленко Дмитрий Андреевич (RU) , Мокрова Юлия Игоревна (RU)
Патентообладатель(и): Открытое акционерное общество «Российская корпорация ракетно-космического приборостроения и информационных систем» (ОАО «Российские космические системы») (RU)
Приоритеты:
Табл.1
Блоки деления Операция Извлечение Преимущество Преимущество
умножения различных сопроцессоров плавающей точки (FPU) деление, такты (операция двойной точности) квадратного корня (операция двойной точности) по быстродействию при делении при извлечении квадратного корня
GRFPU 16 (16) 23 (24) 6,66% 0/100%*
ARM VFP9-S 28 (31) Нет данных 86.66%
ARMVFP11 29 (33) Нет данных 93.33%
AMD K7 17(20) Нет данных 13.33%
MEIKO 50 Нет данных 233.33%
Заявленное 15 (15) 24/12 (12)* Объект сравнения
устройство

* — для группового извлечения квадратного корня

Заявленное устройство было также применено в качестве арифметического блока в системе расчета положения модуля на основе микроприводов, что позволило повысить общее быстродействие устройства, по экспертной оценке, до 2 раз.

Таким образом, использование заявленного устройства позволяет обеспечить решение поставленной задачи деления и извлечения квадратного корня с достижением неожиданного технического результата.

Список используемой литературы

1. А.с. СССР № 842806. Устройство для вычисления квадратного корня / В.В.Чекушкин. — Опубл. 1981. Бюл. № 24.

2. А.с. СССР № 611208, кл. G 06 F7/38 1978 г. Устройство для вычисления квадратного корня.

3. А.с. СССР № 656055, кл. G 06 F7/38 1979 г. Устройство для вычисления квадратного корня.

4. Сафонова Э.М., Шостак А.А «УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ», Патент № 2020933, кл. G06F7/52, дата публикации 30.08.1994.

5. Сафонова Э.М., Шостак А.А «УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ», Патент № 2020934, кл. G06F7/52, дата публикации 30.08.1994.

6. Edvin Catovic «GRFPU — High Performance IEEE- 754. Floating- Point Unit» Gaisler Research, Första Långgatan 19, SE-413 27 Göteborg, Sweden edvin@gaisler. Com,

ФОРМУЛА ИЗОБРЕТЕНИЯ

Устройство деления и извлечения квадратного корня содержит блок выделения степени и мантиссы входных операндов, первый вход которого является входом устройства, схему управления трехступенчатым конвейером блока входных регистров, вход которой соединен с выходом блока выделения степени и мантиссы входных операндов, второй выход схемы управления трехступенчатым конвейером блока входных регистров соединен со вторым входом блока выделения степени и мантиссы входных операндов, блок входных регистров, соединенных в трехступенчатый конвейер, входы/выходы которых соединены с первым, вторым и третьим входами/выходами схемы управления трехступенчатым конвейером блока входных регистров, соответственно схему управления блоком сумматора и блоком умножителя, первый вход которой соединен с первым выходом схемы управления трехступенчатым конвейером блока входных регистров, блок умножителей, вход которого соединен с первым выходом схемы управления блоком сумматора и блоком умножителя, а выход соединен со вторым входом схемы управления блоком сумматора и блоком умножителя, блок сумматоров, вход которого соединен со вторым выходом схемы управления блоком сумматора и блоком умножителя, а выход с третьим входом схемы управления блоками сумматора и умножителя, блок формирования результатов деления и извлечения квадратного корня, вход которого соединен с третьим выходом схемы управления блоком сумматора и блоком умножителя, а выход является выходом устройства.

Нахождение приближенных значений квадратного корня

Урок 13. Алгебра 8 класс

Конспект урока «Нахождение приближенных значений квадратного корня»

Вы уже научились находить значения некоторых квадратных корней. Например, таких как:

Но бывает так, что необходимо найти квадратный корень из числа, который уже нельзя так сходу определить. Тогда приходят к нахождению приближённых значений квадратного корня.

До этого мы с вами уже говорили, что нет такого целого числа, квадрат которого бы равнялся двум.

Обратимся к параболе.

Прямая пересекает параболу в двух точках. Абсцисса первой точки расположена между числами -1 и -2, абсцисса второй точки между числами 1 и 2.

А т.к. нас интересует арифметический квадратный корень, то рассматриваем только точку в первой координатной четверти (т.е. с положительной абсциссой). По рисунку можно лишь сказать, что значение корня из двух расположено между числами 1 и 2.

Попробуем все же вычислить приближённое значение с двумя знаками после запятой. Будем рассуждать следующим образом:

Т.к. нужно вычислить с точностью до двух знаков после запятой, то мы можем уже остановиться и не продолжать вычисления дальше. Поэтому имеем

Это и будет ответом. Если бы необходимо было вычислить ещё более точное значение, нужно было бы продолжать вычисления, повторяя снова и снова цепочку рассуждений. Данный приём позволяет извлекать арифметический квадратный корень с любой точностью.

Можно показать наши рассуждения относительно значения на координатной прямой.

В первом шаге показано, что значение расположено между числами 1 и 2.

Во втором шаге нашли значение корня с точностью до десятых. И пришли к выводу, что это значение заключено между числами 1,4 и 1,5.

Затем, в третьем шаге показано, что значение расположено между числами 1,41 и 1,42 с точностью до сотых. И т.д..

В практических расчётах для нахождения приближённых значений квадратных корней используют специальные таблицы или вычислительную технику.

Рассмотрим, как можно находить значения квадратных корней с помощью калькулятора.

Для этого используют клавишу, на которой изображён знак квадратного корня. Чтобы извлечь корень из некоторого числа, нужно ввести это число в калькулятор. Пауза нажать клавишу со знаком корня. И на экране высветится приближённое значение корня.

Убедимся в правильности работы калькулятора. Сначала давайте попробуем найти значение корня, которого вы уже помните наизусть.

Нужно найти значение . Конечно, вы с ходу скажите, что оно равно 5. Проверим. Вводим в калькулятор число 25, затем нажимаем волшебную клавишу со знаком корня и видим… значение равно 5.

Проверим, правильно ли мы рассуждали относительно значения . Вводим число 2 в калькулятор, нажимаем клавишу с корнем и видим такие цифры: 1, запятая, 4, 1 и дальше ещё много циферок. Обратите внимание, получили бесконечную непериодическую дробь, т.е. значение – иррациональное число. Но т.к. нам нужно было найти приближённое значение с точностью до сотых, то мы убедились, что .

Электронные схемы на операционных усилителях – часть 35

Типовая схема ПЭЗН с термопреобразователями показана на рис. 10.17 [101. В дан­ной схеме термопреобразователь ТП1 выполняет функцию возведения в квадрат входно­го сигнала, а извлечение корня квадратного из выходного напряжения ПЭЗН осуществля­ется с помощью термопреобразователя 7772, включенного в цепь ООС voMHTefln. Для линеаризации функции передачи предусмотрена обратная связь с выхода ПЭЗН на вход (Ясс — «Л-

10.1. Коэффициенты пересчета амплитудного в эффективное и средневыпрямленное значения напряжения

Функцию передачи ПЭЗН (при отключенной цепи Ra с, R1) можно записать в ви­де [9]

где аг, а. г — коэффициенты передачи ТП1, ТП2 (ах = , а2 = еТП2/«»х выходное напря-

Фильтры R3, С1 и R4, С2 включены для обеспечения устойчивости усилителей. Для получения высокой точности преобразования транзисторы VI—V4 должны иметь иден­тичные параметры и находиться в одном корпусе. В подобном ПЭЗН достаточно просто

достичь погрешности 0,5 % в диапазонах входного сигнала ± ЮО мВ; ±1 В; ± 10 В. Динамическая погрешность зависит от типа ОУ.

Для построения сравнительно низкоточных преобразователей эффективного зна­чения (1—5 %) целесообразно использовать серийно выпускаемые перемножители типа 525ПС1, 525ПС2 [16].

На рис. 10.21 показана схема ПЭЗН, где входной сигнал возводится в квадрат че- тырехквадрантным перемиожителем Ум1 типа 525ПС1. Усреднение выходного сигнала Ум1 осуществляется с помощью фильтра нижних частот, построенного на 0У1. Извле­чение квадратного корня осуществляется с помощью перемножителя У#,2 (также типа 525ПС1), включенного в цепь ООС усилителя 0У2. Погрешность данного преобразова­теля в основном определяется погрешностями перемножителей и составляет (в диапазоне частот до 0,6 мГц) примерно 2 % максимального зНачения шкалы преобразования вход­ного сигнала ±10 В.

АНАЛОГО-ЦИФРОВЫЕ И ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ

1. ОБЩИЕ ПОЛОЖЕНИЯ

Для внедрения цифровой вычислительной техники и микропроцессоров в автомати­ческие системы управления на первый план выдвигается проблема их связи с объектами, параметры которых представлены в аналоговой форме. Для ввода в цифровую ЭВМ аналоговых сигналов и вывода результатов обработки информации в аналоговой форме используют аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи [4, 5, 9]. Процесс преобразования информации в АЦП и ЦАП характеризуется точностью, быстродействием и динамическим диапазоном.

Погрешность аналого-цифрового и цифроаналогового преобразования включает в себя методическую и инструментальную погрешности. Методическая погрешность обусловлена погрешностью квантования аналоговой величины А по уровню

Это интересно!

Как установить синфазное напряжение при сопряжении усилителя с АЦП

В статье рассмотрены методы сопряжения усилителя и АЦП, позволяющие установить синфазное напряжение на входе преобразователя так, чтобы обеспечить максимальный динамический диапазон и точность преобразования. Статья представляет собой перевод [1].

Эффективная разрядность как критерий выбора АЦП

При выборе АЦП нельзя руководствоваться только эффективной разрядностью. В некоторых случаях этот параметр не отражает качества работы преобразователя. В статье рассмотрены некоторые тонкости, касающиеся расчета и трактовки данного параметра.

В чем разница между точностью и разрядностью АЦП?

Очень часто разрядность АЦП отождествляют с его точностью. Это не всегда верно. В статье объясняется, в чем состоит разница между этими параметрами.

Ссылки

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

1 июля

АЦП с большой частотой опроса, высоким разрешением и низкой мощностью

В статье с использованием расчетных соотношений подробно рассказывается о выборе частоты преобразования для быстродействующих АЦП. В качестве параметров для оптимизации используются соотношение сигнал/шум (SNR) и динамический диапазон, свободный от паразитных выбросов (SFDR). Примеры иллюстрированы графиками.

оявление новых архитектур и успехи в развитии методов проектирования интегральных схем (ИС) позволили производителям АЦП улучшить такие характеристики продукции как частота опроса, разрешение и потребляемая мощность. При этом новые поколения АЦП позволяют разработчикам упрощать проектирование систем. Например, одновременное повышение частоты опроса и разрешения АЦП облегчает разработку программного обеспечения (ПО) для систем радиосвязи с изменяемыми параметрами (SDR). Такие системы радиосвязи должны оцифровывать широкий частотный спектр сигналов с большим динамическим диапазоном для обеспечения их одновременной передачи на короткие и длинные расстояния с использованием различных форматов. Подобно этому для увеличения чувствительности и точности современных устройств необходимо повышать частоту опроса и разрешение АЦП. Улучшение характеристик АЦП обеспечивает реализацию определенных опций во многих приложениях, а снижение мощности потребления АЦП на порядок упрощает тепловой расчет и позволяет уменьшить размеры самих устройств.
В системах связи применение одного АЦП для оцифровывания всего спектра частот (вместо ограниченного количества каналов) может значительно упростить схему приемника. Для этого весь спектральный диапазон не должен выходить за пределы первой зоны Найквиста АЦП. Это означает, что частота опроса (Fs) должна быть, по крайней мере, в два раза больше ширины спектра (BW) полезного сигнала, т.е. (FS ≥ 2· BW). К тому же, значительное повышение частоты опроса ведет к упрощению схем необходимых фильтров подавления шумов и предварительных каскадов приемника.
Рассмотрим пример оцифровывания 75-МГц GSМ-диапазона с частотой опроса 184,32 Мвыб./с при использовании высокоселективных фильтров. Если применяются фильтры не выше третьего порядка, требуются драйверы АЦП с уровнем искажений сигнала за счет второй гармоники (H2) не более –75 дБн (дБн — децибелы по отношению к уровню сигнала на центральной частоте). Как показано на рисунке 1, расстояние от края GSМ-диапазона до первой гармоники, способной внести помехи в заданную полосу частот, составляет только 25,74 МГц.

Рис. 1. Расположение Н2 гармоники при частоте опроса FS = 184,32 Mвыб./с

Увеличение частоты опроса до 491,52 Мвыб./с, как показано на рисунке 2, сдвигает ближайшую гармонику, способную вызвать помехи, на 140,04 МГц в сторону от края заданного частотного диапазона, что снижает требования к фильтру и драйверу.
На рисунке 3 показана амплитудно-частотная характеристика (АЧХ) двух идеальных инверсных фильтров Чебышева третьего порядка. В случае частоты опроса 491,52 Мвыб./с, 114-МГц интервал между источником помех и краем диапазона позволяет значительно увеличить зону ослабления фильтра. Это позволяет также использовать менее мощный драйвер АЦП с меньшим на 23,5 дБ искажением сигнала за счет второй гармо­ни­ки (H2).

Рис. 2. Расположение Н2 гармоники при частоте опроса FS = 491,52 Mвыб./с

Рис. 3. АЧХ двух идеальных инверсных фильтров Чебышева третьего порядка

Повышение частоты опроса позволяет более гибко управлять частотными характеристиками радиосхем. Во многих случаях повышение частоты опроса, которое выше значений, определяемых критерием Найквиста, позволяет вывести вторую и/или третью интерферирующие гармоники из заданного частотного диапазона. В свою очередь это позволяет выбранному 14-ти разрядному АЦП с частотой опроса 500 Мвыб./с улучшить и без того замечательные высокочастотные характеристики SFDR еще на 8 дБ в 55-МГц полосе частот, с центральной частотой 194,5 МГц.
АЦП с высоким разрешением, способный работать с частотой опроса 491,52 Мвыб./с, освобождает выбранный 75-МГц диапазон с центральной частотой 122,88 МГц от всех вторых гармоник, что и показано на рисунке 4. Поскольку вторые гармоники от 75-МГц не проникают в интересующий диапазон, они легко отфильтровываются цифровым способом. Это способствует снижению требований к фильтру и драйверу АЦП, уменьшает стоимость радиосистем и их сложность.

Рис. 4. Частотная характеристика 75 МГц приемника при частоте опроса 491,52 Mвыб./с

Дополнительное преимущество использования повышенной частоты опроса заключается в снижении минимального уровня шума выбранного канала. Это становится очевидным, если вместо привычного SNR в зоне Найквиста рассмотреть шум, отнесенный к одному Гц. Следующее уравнение показывает связь между этими двумя величинами:

SNR [дБFS/Гц] = SNR [дБFS/Nyquist] + 10 log10 (Fs/2),

где дБFS — полный диапазон, выраженный в дБ; Nyquist — ширина первой зоны Найквиста.
При одной и той же частоте опроса 491,52 Мвыб./с SNR Найквиста АЦП составляет 73 дБFS (во всем диапазоне), а SNR/Гц равен при этом 156,9 дБFS/Гц.
SNR/Гц на выходе АЦП при том же самом SNR Найквиста, но при частоте опроса 184,32 Мвыб./с, будет равен
152,6 дБFS/Гц. Таким образом, увеличение частоты опроса до частоты, которая выше частоты Найквиста, привело к улучшению SNR на 4,3 дБ на канал. Для Fs1 = 491,52 Мвыб./с и Fs2 = 184,32 Мвыб./с, улучшение составило те же 4,3 дБ.
Аналогично улучшение SNR при повышении частоты опроса можно оценить по следующей формуле: 10 log10(Fs1/Fs2). При Fs1 = = 491,52 Мвыб./с и Fs2 = 1·84,32 Мвыб./с улучшение составляет те же самые 4,3 дБ.
Как в приложениях связи, так и в оборонной отрасли, требуются приемники с широкими частотным и динамическим диапазонами. В этих областях актуальными являются проекты по разработке приемников для радиотехнической разведки Signals Intelligence (SIGINT), а также по разработке радаров для использования в военных целях и в системах обеспечения внутренней безопасности (Homeland Security). SIGINT-системы можно разделить на системы разведки связи Communications Intelligence (COMINT, обеспечивающие связь между людьми) и системы радиотехнической разведки Electronic Intelligence (ELINT, обычно это радарные системы).
Оба типа систем — и COMINT, и ELINT — выигрывают при расширении частотного диапазона, поскольку это позволяет в заданном временном интервале собрать большее количество информации. Чем больше полоса частот приемника радара, тем больше его пространственное разрешение, что в свою очередь позволяет различать меньшие объекты и разделять объекты, связанные друг с другом.
В SIGINT-системах и приемниках радаров обычно используются АЦП высокого разрешения с частотой опроса 100…200 Мвыб./с. Гораздо реже в таких системах применяются 12–14-ти разрядные преобразователи с частотой опроса 250…500 Мвыб./с. Для новейших разработок требуются многоканальные GSPS-преобразователи (сверхбыстродействующие АЦП) с таким же диапазоном разрешения, в которых применяется временное разделение сигнала между множеством монолитных АЦП, расположенных на одной печатной плате. В таких приложениях критичным является потребление мощности каждого АЦП, поскольку приемники некоторых радаров могут содержать сотни АЦП.
Вторым направлением развития приемников в сфере электроники для оборонной отрасли является расширение их динамического диапазона, в основном за счет управления соотношением SNR. Динамический диапазон определяет способность приемника детектировать малые сигналы на фоне больших.
Для примера рассмотрим два объекта, образы которых принимаются радарной системой. Первый объект, являющийся целью, расположен гораздо дальше от антенны, чем второй. Ближайший объект производит гораздо более сильный отраженный сигнал, по которому определяется общий коэффициент усиления, не позволяющий приемнику входить в режим насыщения. Очевидно, что сигнал от целевого объекта будет гораздо меньше, и может быть не принят совсем, если его величина ниже порога детектирования, устанавливаемого динамическим диапазоном.
В SIGINT-системах, чем больше динамический диапазон, тем успешнее происходит захват и декодирование более слабых и удаленных сигналов в присутствии помех (естественных или искусственных), что обеспечивает более надежную защиту и своевременное предупреждение об угрозе. Маломощный 14-ти разрядный АЦП с частотой опроса 500 Мвыб./с с высоким соотношением SNR, например, такой как ISLA214P50IRZ компании Intersil, со встроенной поддержкой систем с временным разделением, хорошо подходит для использования в электронных устройствах для оборонной отрасли, особенно для SIGINT-систем и радаров.
Если динамический диапазон и частота опроса АЦП подобраны соответствующим образом, как описано раньше, следующим важным параметром становится потребление мощности. Предшествующие поколения АЦП потребляли несколько Вт, поскольку имели более низкую частоту опроса и меньший динамический диапазон.
Такой уровень потребления оказывает влияние на многие характеристики системы, и не только на такие очевидные как стоимость потребляемой электроэнергии и продолжительность службы батарей. Во многих приложениях, использующих АЦП с потреблением несколько Вт, могут возникнуть проблемы с выделяемым такими устройствами теплом. И возникающие здесь ограничения связаны не только с отводом этого тепла, но также и с тем, что повышающаяся температура ухудшает характеристики и надежность всей системы, и не только преобразователей данных, но и всех окружающих компонентов и цепей. Из-за этих проблем актуальным является выбор АЦП, удовлетворяющий все технические требования, с потреблением мощности до 1 Вт, что облегчает проектирование системы.
В системах, в состав которых входят десятки тысяч устройств, учитывается каждый мВт потребленной электроэнергии. Например, сокращение энергопотребления на 1,5 Вт на одно устройство в сети, состоящей из 36 000 4G базовых станций, приведет к экономии в 50 кВт. И несмотря на то, что устройства в таких сетях обычно не рассчитаны с технологической точки зрения на питание от батарей, они все же часто требуют применения систем резервного электропитания. Снижение энергопотребления каждого из устройств облегчает требования к таким системам и уменьшает их стоимость.
Еще одной проблемой высокого энергопотребления является тепло, выделяемое всеми устройствами. Эта проблема становится особенно острой в случае использования маленьких корпусов и при плотном монтаже, где есть недостаток пространства между элементами. Во многих телекоммуникационных приложениях платы электронных схем устанавливаются в корпуса, в которых расстояние между платами по вертикали составляет приблизительно 1” (2,5 см)
В подобных конструкциях трудно разместить радиаторы, которые обычно требуются для устройств с многоваттным потреблением. Более того, в устройствах типа радаров с фазированными решетками размеры элементов определяются длиной волны СВЧ-сигнала, поэтому плотность теплового потока становится очень высокой.
Даже считая, что тепловыделение в корпусах устройств находится под контролем, необходимо проверять, как постоянно высокие рабочие температуры сказываются на надежности и характеристиках всей системы. В случае типовой ИС с тепловым сопротивлением (ΘJA) 20…50°C/Вт и потреблением 2,5 Вт, если не использовать соответствующий радиатор, температура перехода может стать на 50…125°C выше окружающей температуры. Поскольку тепловой шум пропорционален квадратному корню из температуры, любое повышение температуры перехода АЦП негативно скажется на величине соотношения SNR.
Ухудшение SNR может быть весьма существенным. Например, превышение комнатной температуры на 60°C приведет приблизительно к 10-% увеличению теплового шума, что вызовет снижение типового значения SNR АЦП где-то на 1 дБ. Более того, ожидаемый срок службы устройства обратно пропорционален температуре. Для типовой ИС повышение температуры перехода на 40°C может привести к снижению срока службы в 2–3 раза. Это серьезная проблема для приложений, в которых принципиальным параметром является долговечность устройств.
Очевидно, что улучшение характеристик АЦП выгодно отражается на многих приложениях. Например, появление 14-ти разрядного АЦП с частотой опроса 500 Мвыб./с и потреблением менее 1 Вт позволило разработать приемник базовой станции, способный проводить оцифровывание всего 75-МГц GSM-диапазона, используя маломощный драйвер АЦП и простую фильтрацию каналов без применения LDO-регуляторов с высокими рабочими токами, больших радиаторов и вентиляторов.
Тот же самый АЦП может быть применен в современных радарах с фазированными решетками. Его очень большая частота опроса и высокое разрешение позволяют улучшить чувствительность, а пониженное энергопотребление позволяет упростить тепловой расчет, что очень важно в устройствах с пространственными ограничениями для элементов. Таким образом, улучшение технологии АЦП благоприятно сказывается на характеристиках, надежности и стоимости систем, в которых они используются.
Компания Intersil хорошо представляет, с какими проблемами приходится сталкиваться разработчикам высокопроизводительных систем, поэтому она выпустила новое семейство преобразователей, отвечающих требованиям таких приложений. Первым АЦП в этом семействе является ISLA214P50IRZ — 14-ти разрядный АЦП с частотой опроса 500 Mвыб./с, потреблением менее 925 мВт и SNR свыше 73 дБ. Благодаря комбинации очень высокой частоты опроса, широкого динамического диапазона и сверхнизкого потребления этот АЦП хорошо подходит для широкополосной связи, обработки сигналов радаров и спутниковых антенн, высокоскоростного приема данных, линеаризации усилителей мощности и тестирования средств связи.

Автор: Эд Колер (Ed Kohler), Марк Райвз (Mark Rives) и Дэйв Карр (Dave Carr), Intersil Corporation

Как привести сигнал с АЦП к реальному?

Чисто теоритечески, есть 16-разрядный АЦП до 10В, к нему подключен трансформатор. При подачи тока, функция которая снимает показания АЦП показывает разные значения, как отрицательные так и положительные, варирущие по синусоиде. Зная, что я подаю на вход к примеру 5 Ампер, как мне надо обработать сигнал с АЦП что бы привести его например к виду 5000? Как апроксимировать данные, как снизить наводки. В общем хочеться теории обработки сигнала с АЦП и приведения его к удобочитаемому виду. Хочеться систематизировать хаос в голове.

Я, например использую более сложную формулу

V=(ADCval — ADCval0) * (VALmax/ADCmax) * B

, где B в том числе и за перевод единиц отвечает. Но это для линейной зависимости.

Знаю некоторые делают через сопоставление диапазонов ADCmax..ADCmin

Ток снимают с шунта, а не с трансформатора. Не мешает тебе теории почитать. Ток в 5А уже значительная величина, а значит потребуются специальные меры, а не просто тупое измерение напряжения на шунте. Как минимум выбор материала, оптимизация заделки шунта, возможно придется ставить ОУ (зависит от выбранного сопротивления шунта).
Определись точней с задачей, а то тянет отправить к учебникам, вопросы совсем начального уровня.

Вот тебе правильно сказали. Если ты измеряешь ток в цепи до 5А (а это большой ток), то тебе нужен низкоомный шунт в цепи, усилитель напряжения шунта, а уже с усилителя подавать на АЦП. Причем еще неплохо бы знать динамический диапазон входного сигнала. А то вдруг тебе надо от пикоампер до ампер измерять.

Зная, что я подаю на вход к примеру 5 Ампер

И что такое «подаю на вход 5А». Ток течет в цепи. Какая цепь? Трансформатор нагружен? На что? Это ток через нагрузу твоего трансформатора? Нет, ты можешь нагрузить свой трансформатор на сопротивление 1 Ом. Тогда у тебя на этом сопротивлении будет при амплитуде 5 А — амплитуда напряжения 5 В. Сопротивление надо взять мощное, так как на нем будет выдеряться P=I^2*R=5 Вт (имеются в виду действующие значения). Значит, сопротивление на 10 Ватт хотя бы. Это серьезная такая деталюшка будет. Типа такой http://lib.chipdip.ru/175/DOC000175069.jpg 🙂 Деталька будет греться.

Мне почему-то кажется, что ты про ток ляпнул просто так. Ты хочешь напряжение измерять с трансформатора, наверное. Может быть, ты имеешь в виду синусоидальное *напряжение*, не? 5 Вольт?

Во мне проcнулся графоман
пусть А — измеряемая величина
REF — опорное напряжение ацп
Аmod — приведенная измеряемая величина, в максимуме должна равняться и не превышать REF (схемотехнику приведения измеряемой величины не обсуждаем, отдельная тема, для простоты — делитель, либо множитель, обозначим как К)
Отсюда А=AmodK
n — разрядность ацп
m — цифровая величина на ацп измеренного Amod
формула измерения — A=REF/2^n*m*K
Конечно все на много сложней, никто не выбирает пороги измерения равными входному напряжению АЦП, всегда учитывают множество факторов, такие как погрешность элементов схемы, класс измерения, запас диапозона для предотвращения перегрузки и т.д.
Если что-то напутал с синих глаз поправляйте 🙂

Ремарка по току, если и вправду он нужен.

Вместо шунта можно датчик Холла припаять, он и греться меньше будет, и меньше энергии заберет. Точность, правда, особо не повысить, какая нормирована у микрухи, такой и будет.

Ну да, можно и Холла.

Я полагаю, что автор вообще не схемотехнику хочет, а у него гипотетический случай, похоже. Он просто хочет понять, как ему измеряемое значение привести к реальному. Но без понимания его схемы (которой, я полагаю, и нет), нельзя сказать предметно. Можно сказать абстрактно. У его 0-10 В динамический диапазон АЦП. Он подает 5 В переменного напряжения (амплитуда 5 В, размех 10 В) на вход. Причем у него это напряжение центрировано относительно 5 В посередине диапазона АЦП, которое он считает у себя за 0. Это я как понял.

И заодно. Усилители шунтов можно в одной микрухе взять. Делают много кто. Ищи например:

От оно как. Век живи, век учись.

И что такое «подаю на вход 5А». Ток течет в цепи. Какая цепь?

Устройство уже собранно, ток подаю с ретома, то есть сама железка есть, микроконтроллер и блок трансформаторов.

Аmod — приведенная измеряемая величина, в максимуме должна равняться и не превышать REF (схемотехнику приведения измеряемой величины не обсуждаем, отдельная тема, для простоты — делитель, либо множитель, обозначим как К)

Что то не понял я этот момент, можно как то подробнее расписать?

Ты так и не сказал, посредством чего измерять ток собрался.
Что непонятного, в множителе/делителе? Сложно понять, что диапазон измеряемой величины переведенной в напряжение, чаще всего отличается на порядок от рабочего напряжения ЦАП заданного опорным напряжением? ЦАП работает в диапазоне заданного опорного, исходя из этого строят схему.
Если будешь мерить шунтом, то его сопротивление выбирается маленким, для уменьшения влияния на выходное напряжение схемы при большом токе. Следовательно на шунте диапазон доли вольт, диапазон ЦАП вольты. Ставят усилитель с коэффициентом усиления K, измеренное напряжение ЦАПом, делят на это К, получают значение напряжения на шунте, остается поделить его на сопротивление шунта и получить искомый ток через шунт. для твоих токов, важен материал и заделка шунта, сопротивление твоей измерительной цепи не должно зависить от температуры. Такие токи как у тебя уже будут разогревать сам шунт и места крепления в измеряемую цепь.

Понаписал, конечно речь шла про АЦП. Звиняй, одним глазом в монитор смотрел.

Обычно, когда говорят про переменное напряжение, оперируют действующим значением. И, как я понял, основная проблема ТС это из этих постоянно меняющихся значений амплитудного напряжения/тока получить действующее. При этом он не указал ни частоту тока, ни частоту дискретизации, с которой он может получать данные с АЦП.

Судя по тому, что у ТС АЦП выдаёт то отрицательные, то положительные значения, у него диапазон АЦП -10 — 10 В.

Для переменного напряжения есть трансформаторы, как напряжения, так и тока, поэтому там не нужен шунт с большой рассевающей мощностью.

Дельное замечание, правда у ТСа пытались выяснить, чтож за схема у него и какой ток он мерит.

Что за микроконтроллер? У него АЦП умеет отрицательные значения?

для начала определись с параметрами трансформатора тока. далее цепь калибровки с компенсатором (термо- и частотным), цепь согласования (пассивная или активная), АЦП

Не знаю я, что ТС за железяка. Судя по начальному посту «функция которая снимает показания АЦП показывает разные значения», возможно, что он работает не напрямую с регистрами АЦП, а дёргает уже готовую подпрограмму, которая знает насколько смещён ноль сигнала и пересчитывает выдаваемые АЦП значения.

Походу ТС захачил электронный электросчётчик 🙂

хватить уже о схемотехнике, сказано ведь было, устройство уже есть. автору нужно из квантов АЦП гармонического сигнала получить его амплитуду. искать преобразование Фурье и теорему Котельникова.

Что значит хватит, коэффициент трансформации известен? Если у тса измерительный трансформатор тока. Нет, тогда о чем речь?
А так — квадратный корень из среднего значения квадрата измеренного сигнала. Но тут будет целая масса камней, если не вводить в алгоритм поправки, то будет копиться ошибка дискретизации. Короче к книжкам.

модель АЦП AD7656 код считывающий с АЦП:

трансформатор тока LMZ-2ZCT, коэффициент трансформации 4000:1. Подаю какое то колл-во ампер получаю отрицательные и положительные числа на выхлопе, каким образом осуществляется каллибровка или как сказать приведение показателя выхода дискретного сигнала из АЦП что бы я точно знал что при этом значении это 5 Ампер, а при этом 1 Ампер и никак иначе?

Обычно, когда говорят про переменное напряжение, оперируют действующим значением.

Я так понял, что у него именно форма сигнала задана, а не действующие значения. Вернее, понять можно как угодно. % Ампер и все. 🙂

Судя по тому, что у ТС АЦП выдаёт то отрицательные, то положительные значения, у него диапазон АЦП -10 — 10 В.

Или АЦП, или это же это желаемые параметры. Опять же мне не ясно. Это он так хочет получить или получает. Когда я написал про центрирование сигнала, то имел в виду, что он хочет получить отрицательные и положительные, а не что АЦП их реально выдает.

Для переменного напряжения есть трансформаторы, как напряжения, так и тока, поэтому там не нужен шунт с большой рассевающей мощностью.

Про сопротивление 1 Ом — это я закон Ома иллюстрировал и давал понять, что не может быть «подаюю на вход ток 5 А». 1 Ом — просто удобное значение было, котороя взято с потолка, но чтобы оказать, что при таком токе уже только с сопротивлением 1 Ом будет. Шунты берут доли омов.

Осталось узнать сопротивление вторичной обмотки с измерительными цепями, чтоб пересчитать, если в твоем логе вольты конечно.

А почему у тебя значение temp типа short. Как только старший бит числа становится 1, то результат внезапно становится отрицательным. unsigned short тогда надо, не?

для сохранения знака.

Вот данные без подачи тока: readAD — выхлоп без коэф. трансформации. readAD — выхлоп с readAD() — offset * coeff; (для калибровки трансформатора)

Подаю 5 Ампер тока:

Как выявить закономерность что при такой вот амплитуде мы имеем на канале 5 ампер?

Еще раз тогда объясни: ты хочешь сделать процедуру калибровки у себя по несколькоми заранее известным токам или просто понять, откуда у тебя именно такие цифры берутся?

Возводи каждое в квадрат и усредняй скользящим средним по некоторому (целому!) количеству периодов, потом корень извлекай.

хочешь сделать процедуру калибровки у себя по несколькоми заранее известным токам

Да. Сейчас я знаю что подал на трансформатор 5 ампер, но потом я знать не буду сколько пришло ампер и хочу это определять по выхлопу с АЦП.

Удваиваю, разные задачи. Твоя мозговая деятельность тоже разная потребуется.

Я бы оцифровывал с условиями теоремы Котельникова, выхватывал полный период и считал среднеквадратичное значение(как понял, сигнал синусоидальный), для большей точности ловил бы несколько периодов так и усреднял потом полученные среднеквадратичные

Уже оцифровано, осталось среднеквадратичное посчитать за несколько периодов, получим действующих попугаев. Если разбираться откуда что взялось нет задачи, то говорим что это 5А. повторяем процедуру на крайних точка интересующего диапазона измеряемого тока, для очистки совести пару точек внутри диапазона. Строим кривую в соответствии с полученным результатом, забываем как страшный сон.

Не понятно как оцифровано, с какой частотой. ТСу надо по полным периодам считать, если нет аппаратного захвата нуля, то очень грустно

Каждый электрик должен знать:  Нужно ли изолировать молниезащиту от металлочерепицы
Добавить комментарий