Счетчики и регистры


РЕГИСТРЫ. СЧЕТЧИКИ

Регистры.Регистры – самые распространенные элементы цифровых устройств. Они оперируют с множеством связанных переменных, составляющих слово. Слово – это двоичный код (чаще 8-разрядный), представляющий собой или данные, или команды (если устройство программируемое). В микроконтроллерах (МК), например, в МК AVR фирмы Atmel, имеются 32 8-разрядных регистра общего назначения (для хранения данных и адресов) и до 128 специальных регистров (для хранения команд и слов инициализации). Регистры называют СОЗУ – супероперативными запоминающими устройствами.

STR RESET OE Действия
X -> RG
RG -> z1
0 -> RG
Рис.9.13. Параллельный регистр
Рис.9.13. Схема параллельного регистра

Регистры состоят из разрядных схем, в которых имеются триггеры и логические элементы. Пример параллельного регистра и таблица истинности приведены на рисунке 9.13. Схема регистра приведена на рисунке 9.2.

Типы регистров.Главным классификационным признаком регистров является способ приема и выдачи информации. По этому признаку различают параллельные регистры, последовательные и параллельно-последовательные. В параллельных регистрах прием и выдача информации производится по всем разрядам параллельно. В них хранятся слова, которые могут быть подвергнуты поразрядным логическим преобразованиям.

В последовательных регистрах слова принимаются и выдаются последовательно, разряд за разрядом. Их называют сдвигающими, поскольку они передвигают информацию по разрядной сетке.

Параллельно-последовательные регистры имеют входы-выходы одновременно и последовательные и параллельные. В параллельных регистрах разряды информацией не обмениваются, общими для разрядов являются цепи управления.

Для современной схемотехники характерно построение регистров на D –триггерах, с тактируемым по фронту входом; многие регистры имеют выходы с тремя состояними («0», «1» и z –состоянием – высокого сопротивления, как на рисунке 9.2). Некоторые регистры выполняют функции буферов, то есть имеют повышенную нагрузочную способность.

Примерыотечественных параллельных регистров стандартных серий (155, 1533), срабатывающих по фронту, приведены на рисунке 9.14, где ТМ8 – четырехразрядный регистр, остальные – восьмиразрядные.

Рис. 9.14. Примеры отечественных параллельных регистров

Рассмотрим подробнее регистр К155ИР27. Запись информации осуществляется по переднему фронту синхросигнала (0→1) при отрицательном активном уровне сигнала WE (write enable –разрешение записи, таблица 9.4).

Таблица 9.4. Таблица истинности регистра ИР27

Сдвиговые регистры.Регистры сдвига представляют собой последовательно соединенную цепочку D-триггеров (рисунок 9.15) Основной режим их работы – это сдвиг разрядов кода, записанного в эти триггеры, то есть по тактовому сигналу содержимое каждого предыдущего триггера переписывается в следующий по порядку в цепочке триггер. Код, хранящийся в регистре, с каждым тактом сдвигается на один разряд в сторону старших разрядов. На рисунке 9.15 слева расположены младшие разряды и сдвиг информации осуществляется вправо.

Рис. 9.15. Сдвиговый регистр

Рис. 9.16. Многофункциональные регистры

Многофункциональные регистры(параллельно- последовательые) обладают свойствами и параллельных, и последовательных регистров. На рисунке 9.16 представлены несколько вариантов универсальных регистров. В таких регистрах вход может быть параллельным, а выход – последовательным (ИР9) или наоборот: вход последовательным, а выход параллельным (ИР8). В регистре ИР13 при различных сочетаниях управляющих сигналов входы и выходы могут быть и параллельными , и последовательными.

В регистре ИР9 запись входного кода в регистр производится по нулевому сигналу на входе WR (активный уровень – нулевой, см. таблицу истинности 2), Сдвиг осуществляется по положительному фронту сигналов на одном из входов С1 и С2, объединенных по функции 2ИЛИ.

Имеется также вход расширения DR, сигнал с которого в режиме сдвига перезаписывается в младший разряд сдвигового регистра

Таблица 3. Таблица истинности сдвигового регистра ИР9

СЧЕТЧИКИ. Счетчики предназначены для подсчета входных импульсов, то есть с приходом каждого нового входного импульса содержимое суммирующего счетчика увеличивается на единицу (или уменьшается на единицу в случае вычитающего счетчика).

Режим счета обеспечивается использованием триггеров, работающих в счетном режиме. Счетчики бывают синхронными и асинхронными.

В асинхронных счетчикахсинхронизирующие входы триггеровсоединяются с выходами соседних триггеров(рисунок 9.17,а). Асинхронным он называется потому, что триггеры с приходом счетного импульса опрокидываются последовательно,а не в соответствии с поступающими счетными импульсами. Если, например, все четыре триггера в счетчике находятся в единице, то очередной входной импульс опрокинет первый триггер, изменение потенциала на его выходе приведет к опрокидыванию второго триггера; выходной сигнал второго триггера в свою очередь опрокинет третий, и уж после этого опрокинется четвертый триггер.

Рис. 9.17. Схема двоичного счетчика К155ИЕ5

Недостатком асинхронных триггеров является задержка в установлении выходного кода после прихода счетного импульса

Для счетчика К155ИЕ5 выход первого триггера и вход второго триггера не соединены, так что есть возможность их соединить и получить четырехразрядный счетчик; или же использовать их по отдельности: одноразрядный и трехразрядный счетчики.

Все триггеры счетчика К155ИЕ5 имеют общую цепь начальной установки триггеров в нуль, которая управляется через вентиль И.

Двоичные синхронные счетчики отличаются от асинхронного тем, что срабатывание триггеров происходит одновременно или почти одновременно. Это достигается благодаря тому, что триггеры синхронного счетчика опрокидываются под воздействием входного импульса, а не сигнала с предыдущего триггера. При этом счетчик должен быть построен так, чтобы каждому импульсу соответствовали срабатывание только определенных триггеров.

Рис. 9.18. Двоичные счетчики на основе JK— триггеров

Вариантсинхронного счетчикана базе JK — триггеров приведен на рисунке 9.16.. Это счетчик со сквозным переносом. На вход первого триггера подается сигнал разрешения Р, На входы J и K следующих триггеров подаются конъюнкции (И) сигналов разрешения и сигналов с прямых выходов предыдущих триггеров.

Конъюнкции выполняются как в самом триггере (2 и 3 триггеры), так и с помощью внешних цепей (4-й триггер). Триггер срабатывает, если предыдущие триггеры установлены в «1» и есть сигнал разрешения счета.

Счетчики, как и регистры, находят широкое применение в цифровой технике. На счетчиках строят всевозможные делители частоты; счетчики широко применяются в измерительной технике, например, для измерения частоты, длительности импульсов, разности фаз.

В составе микропроцессоров и микроконтроллеров (МК) тоже много счетчиков: счетчик команд микропроцессора (суммирующий счетчик), указатель стека (вычитающий счетчик), многочисленные таймеры-счетчики. На базе программно-аппаратных средств МК легко строятся различные измерительные устройства. Рассмотрим аппаратный вариант измерителя длительности импульсов (рисунок 9.19). Временная диаграмма работы измерителя длительности импульсов приведена на рисунке 9.20. .

Рис. 9.19. Измеритель длительности входного сигнала

Работа схемы начинается по короткому управляющему импульсу «Старт», который сбрасывает счетчик в нуль и переводит всю схему в режим счета, разрешая прохождение сигнала с тактового генератора на на вход +1 счетчика при положительном входном сигнале.

Рис. 9.20. Временная диаграмма работы измерителя длительности входного сигнала

В течение входного сигнала счетчик считает эти импульсы, а по окончании входного сигнала поступление импульсов на вход счетчика прекращается, триггер перебрасывается в исходное состояние и сообщает отрицательным фронтом о готовности выходного кода (сигнал «Готовность»).

Работа схемы возобновится по следующему импульсу «Старт». Выходной код N измерителя связан с длительностью входного сигнала соотношением

где T – период тактового сигнала. Абсолютная погрешность измерения не превышает ±T.

Регистры, счетчики и сумматоры

При построении ЭВМ широко используются функциональные схемы, обеспечивающие операции хранения и преобразования информации над группами битов (машинными словами). Такие сложные схемы называются узлами. К типовым узлам относят: регистры, счетчики, сумматоры.

Регистром называется узел, предназначенный для приема, временного хранения и выдачи машинного слова. Регистры могут также использоваться для некоторых операций преобразования данных: для сдвига кода числа (слова) на определенное число разрядов влево или вправо, для преобразования последовательного кода числа в параллельный и наоборот и т.д.

Регистры представляют собой совокупность триггеров, число которых соответствует числу разрядов в слове, и вспомогательных схем, обеспечивающих выполнение различных операций над словом.

На рис.3.14 показана функциональная схема n-разрядного регистра, построенного на RS-триггерах.

Рис. 3.14. Схема регистра на RS-триггерах: а — функциональная схема; б — условное обозначение регистра

Информация в регистр записывается под действием сигнала «Запись«. Предварительно перед установкой кода на регистр обычно на все разряды R подается сигнал сброса. На рисунке показано, что подключение к входам R дополнительных инверторов позволяет избежать этой предварительной операции. Здесь на вход каждого разряда поступает парафазный код двоичной цифры (xi — на вход Si и хi на вход Ri), т.е. прямое и инверсное значения кода подаются в противофазе.

На рис.3.15 изображена функциональная схема того же регистра, дополненная логическими элементами для преобразования хранящегося на регистре кода.

Рис. 3.15. Схема выдачи информации из регистра

По сигналу «Прямой код» с регистра считывается прямой код хранящихся данных, а по сигналу «Обратный код» — инверсное значение каждого разряда слова. Если оба эти сигнала поступают одновременно, то считывается парафазный код хранящейся информации. Более сложная логика на входе и выходе запоминающих элементов позволяет строить сдвигающие регистры.

Счетчик узел ЭВМ, позволяющий осуществлять подсчет поступающих на его вход сигналов и фиксацию результата в виде многоразрядного двоичного числа. Счетчик, состоящий из n-триггеров, дает возможность подсчитывать до N сигналов, связанных зависимостью: n = log2 N или N = 2 n .

В ЭВМ счетчики используются для подсчета импульсов, сдвигов, формирования адресов и т.д. Функционально различают суммирующие, вычитающие, реверсивные счетчики.

В основу построения любого счетчика положено свойство Т-триггеров изменять свое состояние при подаче очередного сигнала на счетный вход Т. На рис.3.16 показана схема трех разрядов суммирующего счетчика, построенного на Т-триггерах. Логика его работы представлена в табл. 3.10.

Таблица 3.10. Таблица переходов трехразрядного счетчика

Вход х Состояние
Режим
Хранение Счет

Рис. 3.16. Организация счетчика на Т-триггерах: а — функциональная схема; б — временная диаграмма

Сумматор узел ЭВМ, в котором суммируются коды чисел. Как правило, любой сумматор представляет собой комбинацию одноразрядных сумматоров. Сумматоры различают по принципам построения: накапливающего типа и комбинационного типа.

Сумматоры накапливающего типа строят на сложных JKRS-триггерах, дополняя их выходы достаточно сложными схемами формирования и распространения переносов. Процесс сложения при этом осуществляется поэтапно. Сначала на триггерах сумматора фиксируется код первого операнда, затем на счетные коды разрядов подается код второго операнда. По зависимостям (3.3) на каждом триггере формируются одноразрядные суммы и значения переносов между разрядами. Учет возникающих переносов задерживает формирование окончательного результата суммы и может требовать дополнительных тактов сложения. Из-за этого многоразрядные схемы сумматора накапливающего типа используются достаточно редко.

Более часто для построения сумматоров используются сумматоры комбинационного типа. Обычно у такого сумматора на входе и выходе имеются регистры для хранения и преобразования кодов операндов и результата (рис.3.17).

Рис. 3.17. Упрощенная схема сумматора ЭВМ

Регистр Рг1 предназначается для хранения кода первого операнда, регистр Рг2 — для хранения кода второго операнда. Сумматор по сигналам из устройства управления настраивается на выполнение определенной машинной операции, соответствующей коду операции, находящемуся в коде команды. Результат выполняемой операции фиксируется в регистре Рг3. При необходимости этот результат может использоваться для продолжения вычислений. Для этого предусматривается возможность перезаписи содержимого регистра Рг3 на Рг1 в качестве значения одного из операндов при выполнении очередной операции.

Цифровые устройства: триггеры, компараторы и регистры

Цифровые устройства строятся на логических элементах, поэтому подчиняются законам алгебры логики. Основными устройствами цифровой техники, на ряду с логическими устройствами, являются триггеры.

Триггер (англ. trigger – курок) — электронное устройство, обладающее двумя устойчивыми состояниями и способное скачком переходить из одного состояния в другое под воздействием внешнего импульса.

Триггерами или точнее триггерными системами называют большой класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознается по значению выходного напряжения.

Каждому состоянию триггера соответствует определённый (высокий или низкий) уровень выходного напряжения:

1) триггер установлен в единичное состояние – уровень «1».

2) триггер сброшен в нуль — уровень «0» на выходе.

Установившееся состояние сохраняется сколь угодно долго и может быть изменено внешним импульсом или отключением напряжения питания. Т.о. триггер являются элементарным элементом памяти, способным хранить наименьшею единицу информацию (один бит) «0» или «1».

Триггеры могут быть построены на дискретных элементах, логических элементах, на ИМС или входят в состав ИМС.

К основным типам триггеров относят: RS-, D-, T- и JK-триггеры . Кроме того, триггеры делятся на асинхронные и синхронные. В асинхронных триггерах переключение из одного состояния в другое осуществляется непосредственно с поступлением сигнала на информационный вход. В тактируемых триггерах помимо информационных входов имеется вход тактовых импульсов. Их переключение производится только при наличии разрешающего, тактирующего импульса.

RS-триггер имеет минимум два входа: S (set – устанавливать) — производится установка триггера в состояние уровня «1» и R (reset) — сброс триггера в состояние уровня «0». (рис. 1).

При наличии входа С триггер является синхронным – переключение триггера (изменение состояния выхода) может происходить только в момент прихода тактирующего (синхронизирующего) импульса на вход С.

Рисунок 1 — Условно-графическое обозначение RS-триггера и назначение выводов а) асинхронный, б) синхронный

Кроме прямого выхода, триггер может иметь также инверсный выход, сигнал на котором будет противоположным.

В таблице 1 представлены состояния, которые может принимать триггер в процессе работы. В таблице указаны значения входных сигналов S и R в некоторый момент времени tn и состояние триггера (на прямом выходе) в следующий момент времени tn+1 после прихода очередных импульсов. На новое состояние триггера влияет также предыдущее состояние Q n.

Т.о. если необходимо записать в триггер «1» — подаем импульс на вход S, если «0» — подаем импульс на вход R.

Комбинация S = 1, R =1 является запретной комбинацией, т.к. нельзя предугадать какое состояние установится на выходе.

Таблица 1 — Таблица состояний синхронного RS-триггера

Работу триггера также можно рассматривать с помощью временных диаграмм (рис. 2).

Рисунок 2 – Временные диаграммы работы асинхронного RS-триггера

D-триггер (от англ. delay – задержка) имеет один информационный вход и тактируемый (синхронизирующий) вход (рис. 3).

D-триггер запоминает и хранит на выходе Q сигнал, который был на информационном входе D в момент прихода тактового импульса С. Т.о. триггер хранит информацию, записанную при С=1.

Таблица 2 — Таблица состояний D-триггера

Рисунок 3 – D-триггер: а) условно-графическое обозначение, б) временные диаграммы работы

T-триггеры (от англ. tumble – опрокидываться, кувыркаться), называемые также счётными триггерами, имеют один информационный вход Т. Каждый импульс (спад импульса) на Т-входе (счетном входе) переключает триггер в противоположное состояние.

На рисунке 4 показа условно-графическое обозначение (а) Т-триггера и временные диаграммы работы (б).

Рисунок 4 – T-триггер а) условно-графическое обозначение, б) временные диаграммы работы в) таблица состояний

JK-триггер (от англ. jump – скачок, kеер – держать) имеет два информационных входа J и К, и тактируемый вход С. Назначение выводов J и К аналогично назначению выводов R и S, но при этом триггер не имеет запретных комбинаций. Если J = К = 1 он изменяет свое состояние на противоположное (рис. 5).

При соответствующем подключении входов, триггер может выполнять функции RS-, D-, T-триггеров, т.е. является универсальным триггером.

Рисунок 5 – JK -триггер а) условно-графическое обозначение, б) сокращённая таблица состояний

Компаратор (compare – сравнивать) – устройство, сравнивающее два напряжения – входное Uвх с опорным Uоп. Опорное напряжение представляет собой неизменное по величине напряжение положительной или отрицательной полярности, входное напряжение изменяется во времени. Простейшая схема компаратора на операционном усилителе приведена на рисунке 6, а. Если Uвх Uоп на выходе U –нас (рис. 6, б).

Рисунок 6 – Компаратор на ОУ: а) простейшая схема б) характеристика работы

Компаратор с положительной обратной связью называется триггером Шмитта. Если у компаратора переключение с «1» на «0» и обратно происходит при одном и том же напряжении, то у триггера Шмитта — при разных напряжениях. Опорное напряжение создает цепь ПОС R1R2, входной сигнал подается на инвертирующий вход ОУ. На рисунке 7, б, приведена передаточная характеристика триггера Шмитта.

При отрицательном напряжении на инвентирующем входе ОУ Uвых = U+нас. Значит на неинвертирующем входе действует положительное напряжение. При увеличении входного напряжения в момент Uвх > Uнеинв. (Uср – срабатывания) компаратор переключается в состояние Uвых = U-нас. На неинвертирующем входе действует отрицательное напряжение. Соответственно при уменьшении входного напряжения в момент Uвх

Рисунок 7 – Триггер Шмитта на ОУ: а) простейшая схема б) характеристика работы

Пример. На рисунке 8 представлена релейно-контакторная схема управления электродвигателем, позволяющая выполнять его пуск, остановку и реверс.

Рисунок 8 – Релейно-контакторная схема управления электродвигателем

Коммутацию электродвигателя выполняют магнитные пускатели КМ1, КМ2. Свободно замкнутые контакты КМ1, КМ2 предотвращают одновременное срабатывание магнитных пускателей. Свободно разомкнутые контакты КМ1, КМ2 обеспечивают самоблокировку кнопок SB2 и SB3.

Для повышения надёжности работы требуется заменить релейно-контакторные цепи управления и силовые цепей на бесконтактную систему с использованием полупроводниковых приборов и устройств.

На рисунке 9 представлена бесконтактная схема управления электродвигателем.

Силовые контакты магнитных пускателей заменены оптосимистрами: КМ1 – VS1-VS3, КМ2 – VS4-VS6. Применение именно оптосисимистров позволяет обеспечить изоляцию слаботочной цепи управления от мощной силовой цепи

Триггеры обеспечивают самоблокировку кнопок SB2, SB3. Логические элементы И обеспечивают одновременное включение только одного из магнитных пускателей.

При открывании транзистора VT1 ток протекает через светодиоды первой группы оптосимистров VS1-VS3, обеспечивая тем самым протекание тока через обмотки электродвигателя. Открывание транзистора VT2 запитывает вторую группу оптосимистров VS4-VS6, обеспечивая вращение электродвигателя в другую сторону.

Рисунок 9 – Бесконтактная схема управления электродвигателем

Регистр – электронное устройство, предназначенное для кратковременного хранения и преобразования многоразрядных двоичных чисел. Регистр состоит из триггеров, количество которых определяет, сколько разрядов двоичного числа может хранить регистр – разрядность регистра (рис. 10, а). Для организации работы триггеров могут быть использованы логические элементы.

Рисунок 10 – Регистр: а) общее представление, б) условно-графическое обозначение

По способу ввода и вывода информации регистры подразделяются на параллельные и последовательные.

В последовательном регистре триггеры соединены последовательно, т. е. выходы предыдущего триггера передают информацию на входы последующего. Тактовые входы С триггеров соединены параллельно. Такой регистр имеет один информационный вход и вход управления — тактовый вход С.

В параллельном регистре запись в триггеры происходит одновременно, для чего имеется четыре информационных входа.

На рисунке 10, представлено УГО и назначение выводов четырёхразрядного параллельно-последовательного регистра.

СЧЕТЧИКИ ИМПУЛЬСОВ И РЕГИСТРЫ

Цель работы: изучение устройства и работы счетчиков импульсов и регистров.

Счетчик – это последовательностное устройство, которое может иметь не более чем 2 n внутренних состояний, где n — число триггеров, входящих в состав счетчика. Счетчики используются для подсчета числа двоичных импульсов. В ЭВМ они применяются для формирования адресов, подсчета количества циклов и т.д.

Основным параметром счетчика является коэффициент или модуль счета K — это наибольшее число импульсов, которое может быть подсчитано счетчиком и равное максимальному числу внутренних состояний 2 n . В зависимости от модуля счета различают двоичные (K=2 n , где n — число триггеров), декадные или десятичные (K=10 m , где m — число десятичных разрядов), с произвольным постоянным и с переменным модулем.

По способу изменения выходного кода счетчики делятся на суммирующие, вычитающие и реверсивные. У суммирующего счетчика выходной код увеличивается на единицу для каждого нового состояния, а у вычитающего — уменьшается на единицу. Реверсивный счетчик может работать в обоих режимах.

По способу управления внутренними триггерами счетчики подразделяются на асинхронные (последовательные) и синхронные(параллельные).

В асинхронных счетчиках переключение последующего триггера осуществляется выходным сигналом предыдущего, а входные счетные импульсы приходят на вход только младшего (нулевого) триггера.

Рассмотрим работу асинхронного суммирующего счетчика, выполненного на четырех JK-триггерах (рис.9.1,а). Работу счетчика однозначно определяет таблица состояний (табл.9.1) или временная диаграмма (рис.9.1,б).

В исходном состоянии на объединенные входы R всех триггеров подается низкий уровень сигнала (R=0) для предварительного обнуления счетчика и установки на всех прямых выходах логического нуля: Q1=Q2=Q3=Q4=0.

Число импульсов Состояние прямых выходов
Q4 Q3 Q2 Q1

Счетные импульсы приходят на вход первого триггера T1. Выходами счетчика являются прямые выходы триггеров, с которых информация о состоянии предыдущего триггера передается на синхровход последующего. Значение переменной Qi соответствующего разряда счетчика изменяется, когда переменная в соседнем младшем разряде Qi1 переходит из состояния “1” в “0” (см. табл.9.1). Для реализации этого свойства последовательного счетчика JK-триггеры в схеме работают в режиме T-триггера с переключением в новое состояние по спаду входного синхроимпульса. Таким образом, частота выходного сигнала каждого триггера в два раза меньше, чем частота сигнала на его входе (см. рис.9.1,б). Счетчик на выходах формирует нарастающие кодовые наборы от 0000 до 1111, являющиеся двоичными эквивалентами десятичных чисел от 0 до 15. Шестнадцатый импульс переводит все триггеры в исходное нулевое состояние (K=2 4 =16).

Если в качестве выходов счетчика использовать прямые выходы триггеров, а на синхровходы последующих триггеров подавать сигналы с инверсных выходов предыдущих триггеров, получим вычитающий счетчик. Перед началом счета должна быть предусмотрена установка всех его триггеров в исходное состояние “1”. При счете импульсов вычитающий счетчик будет формировать на прямых выходах триггеров убывающие кодовые наборы от 1111 до 0000.

В синхронных (параллельных) счетчиках счетные импульсы поступают одновременно на входы синхронизации всех триггеров (рис.9.2). Значение Qi изменится при поступлении очередного счетного импульса в том случае, если переменные во всех младших разрядах Qi1, . Q1 находятся в состоянии “1” (см. табл.9.1).

Счетчики изготавливаются в виде готовых микросхем. Например, микросхема К155ИЕ2 — это двоично-десятичный счетчик, микросхема К155ИЕ4 имеет модуль счета 13, а К155ИЕ6 — реверсивный счетчик с предустановкой.

В тех случаях, когда требуется счетчик с модулем счета, меньшим, чем 2 n состояний, избыточные состояния исключаются с помощью комбинационной схемы. На рис.9.3 показана схема суммирующего счетчика с K=6. После шестого импульса сигналы с выходов Q2=1 и Q3=1 вызовут появления «0» на выходе элемента 2И-НЕ, что в свою очередь приведет к обнулению всех триггеров. Логический элемент 2И-НЕ в данном случае играет роль комбинационной схемы, выявляющей значение выходного кода, при котором счетчик должен устанавливаться в начальное состояние.

Каждый электрик должен знать:  В Великобритании создан новый источник электроэнергии - генератор Анаконда

Микросхема К155ИЕ7 представляет собой двоичный четырехразрядный реверсивный счетчик широкого применения. Его основу составляют четыре JK-триггера, а вспомогательные операции выполняются 18 логическими элементами. Счетчик имеет управляющий вход V, два счетных входа (прямого счета C1 и обратного счета C2), четыре информационных входа предустановки D3, D2, D1, D0, соответствующие выходы Q3, Q2, Q1, Q0, а также два инверсных выхода переноса B и Р_. Условное обозначение приведено на рис.9.4.

В зависимости от состояний входов возможны три режима работы счетчика:

— режим счета реализуется, когда V=1: при подаче счетных импульсов на вход C1 происходит увеличение двоичного выходного кода, при подаче импульсов на вход C2 – уменьшение;

— режим параллельной записи обеспечивается, когда V=0, при этом кодовые наборы, установленные на информационных входах, повторяются на выходах соответствующих разрядов, независимо от состояния счетных входов;

— сброс счетчика осуществляется подачей высокого уровня напряжения на вход R, что приведет к отключению всех других входов и запрещению записи.

Регистры широко используются для передачи, хранения и преобразования двоичных кодов. В зависимости от функционального назначения различают регистры сдвига (последовательные) и регистры памяти (параллельные).

В четырехразрядном регистре сдвига, выполненном на JK-триггерах (рис.9.5), с приходом каждого тактового импульса на входы С происходит последовательная запись сигналов с прямых и инверсных выходов на информационные входы каждого последующего триггера, от младшего разряда к старшему.

Если на информационных входах триггера Т1 J=0, K=1, то в исходном состоянии на выходах . Эти же уровни сигналов последовательно передаются каждому триггеру после прихода тактовых импульсов, но не изменяют их состояния. Если же на входе первого триггера J=1, K=0, то после первого тактового импульса на его выходах установятся новые логические уровни, ; вторым тактовым импульсом переключится второй
триггер и т.д. (рис.9.6). Очевидно, что четвертый тактовый импульс сдвинет уровень логической 1 в четвертый триггер, и на выходах регистра появится кодовый набор 1111. В этом случае можно cчитать, что регистр работает в режиме преобразователя, с последовательным вводом и параллельным выводом информации объемом 4 бита.

Микросхема К155ИР1 (рис.9.7) является универсальным четырехразрядным регистром сдвига. Основу этой ИС составляют четыре триггера и одиннадцать логических элементов. Регистр имеет тактовый вход сдвига С1 и информационный вход V1 для записи последовательных сигналов, четыре информационных входа D1, D2, D3, D4 параллельной записи, тактовый вход С2 ввода этой информации, а также вход V2 выбора режима работы и выходы 1-2-4-8 всех четырех разрядов. Два основных режима работы “Сдвиг” и “Запись” выбираются по уровню сигнала на входе V2.

Если на вход V2 подается логический 0, то регистр работает в режиме сдвига информации от младшего разряда к старшему. Любой последовательный кодовый набор на входе V1 перемещается на выходы 1-2-4-8 отрицательными перепадами четырех тактовых импульсов по входу С1.

Если на вход V2 подается сигнал 1, то обеспечивается режим параллельной записи в регистр любого кодового набора со входов D1, D2, D3, D4 по срезу тактового импульса на входе С2.

Регистры памяти обычно выполняются на двухступенчатых D-триггерах и предназначаются для приема, хранения и передачи двоичной информации в виде параллельного кода. Входная информация одновременно подается на входы регистра и при поступлении синхронизирующего импульса записывается и хранится в разрядах регистра.

Микросхема К155ТМ5 (рис.9.8) представляет собой четырехразрядный регистр памяти. В одном корпусе этой ИС находится четыре независимых D-триггера, с информационными входами D4. D1 и прямыми выходами Q4. Q1. Управление работой ИС осуществляется по объединенным попарно входам синхронизации G1-G2 и G3-G4.

Использование двухступенчатых триггеров задержки обуславливает различные режимы работы данной схемы: запись в первую ступень и хранение информации производится непрерывно, однако передача сигнала во вторую ступень на выходы запрещается уровнем логического нуля на входах синхронизации. Если же на входы синхронизации поступают короткие стробирующие импульсы, то текущее значение входного сигнала передается во вторую ступень и сохраняется на выходах до прихода следующего импульса (режим ступенчатой передачи). При уровне логической 1 на входах синхронизации осуществляется сквозная передача информации по всем четырем каналам.

Предварительное задание к эксперименту

1. Составить схему последовательного суммирующего счетчика на основе JK-триггеров с модулем счета, заданным в табл. 9.2. Для исключения избыточных состояний использовать комбинационные схемы на логических элементах 2И-НЕ и 3И-НЕ.

Вариант
Модуль счета

2. Составить таблицу переключений счетчика.

Порядок выполнения эксперимента

Ознакомиться с лабораторным стендом: найти на стенде источники логических сигналов(0 и 1) и импульсов (0-1, 1-0) индикаторы состояния выходов триггеров. Для получения параллельного четырехразрядного двоичного кода можно воспользоваться наборным полем на стенде «Логические элементы и комбинационные схемы»

Собрать схему четырехразрядного последовательного суммирующего счетчика на JK-триггерах ИС К155ТВ1 (рис.9.1,а). Для индикации состояний триггеров выходы Q4, Q3, Q2, Q1 подключить к светодиодам. Установить счетчик в исходное состояние Q1=Q2=Q3=Q4=0, подав с наборного поля на -входы сигнал нуля. От источника импульсов подать на вход счетчика 15 импульсов и составить таблицу переключений.

Собрать схему вычитающего счетчика, подключив прямые выходы триггеров к индикаторам, а инверсные выходы триггеров младших разрядов – на синхровходы триггеров последующих старших разрядов. Предусмотреть установку всех триггеров счетчика в исходное состояние Q1=Q2=Q3=Q4=1. Проверить работу схемы, составить таблицу переключений вычитающего счетчика.

Собрать схему счетчика с заданным в предварительном задании модулем счета. Проверить работоспособность схемы и соответствие таблицы переключений.

Собрать схему двухразрядного параллельного счетчика на триггерах К155ТВ1 и ЛЭ К155ЛА4 (рис.9.2). Проверить его работу.

Собрать схему четырехразрядного регистра сдвига на триггерах К155ТВ1 (рис.9.5). Подать на J-входпрямой, на K-вход инверсный логические сигналы. На синхровходы С подать сигналы от источника импульсов. Исследовать работу регистра. Начертить временную диаграмму.

Проверить работу счетчика К155ИЕ7. В режиме счета на суммирование или вычитание импульсы подавать на соответствующий вход счетчика от источника импульсов. В режиме предустановки параллельный код на информационные входы D3, D2, D1, D0 податьс наборного поля лабораторного стенда «Логические элементы и комбинационные схемы».

Ознакомиться с работой регистра памяти К155ТМ5. С шин наборного поля подать информацию (любое число в двоичном коде) на информационные входы D, а на разрешающие входы С1-С2 и С3-С4 подать «1». На выходы регистра подключить светодиоды. Изменяя информацию на D-входах, убедится, что эта информация передается на выходы регистра. Поочередно подавая «0» на входы С1-С2 и С3-С4 определить, как будет работать регистр при изменении информации на D-входах.

Ознакомиться с работой регистра сдвига К155ИР1. В режиме параллельной записи (V2=1) подать с наборного поля на параллельные входы двоичный код 1010. Убедиться, что по срезу тактового импульса на входе С2 информация с параллельных входов запишется в регистр и появится на его выходах.

Установить режим последовательного сдвига информации в регистре К155ИР1 (V2=0). На последовательный вход V1 подать «1», на вход С1 подать нужное количество импульсов, чтобы в регистре записался код «1111». На вход V1 подать «0», и подать один импульс на вход С1. На выходе регистра должен появиться код «1110». Подать «1» на вход V1 и три импульса на вход С1. Записать какой код появится на выходе регистра?

Цель работы; схема счетчика с заданным табл.9.1 модулем счета и таблица переключений его триггеров; схема четырехразрядного последовательного суммирующего счетчика на JK-триггерах (рис.9.1,а) и таблица его переключений; схема двухразрядного параллельного счетчика (рис.9.2); схема четырехразрядного регистра сдвига (рис.9.5) и временные диаграммы его работы; временные диаграммы работы регистра памяти К155ТМ5 и регистра сдвига К155ИР1 в режиме последовательно-параллельного преобразователя.

1. Какие типы счетчиков Вы знаете? 2. Поясните работу суммирующего и вычитающего счетчиков. 3. Что такое реверсивный счетчик? 4. Как строятся параллельные счетчики? 5. Приведите примеры использования двоичных и декадных счетчиков. 6. Объясните принцип действия регистра памяти. 7. Какие способы используются для увеличения числа разрядов счетчиков и регистров?

Последнее изменение этой страницы: 2020-04-21; Нарушение авторского права страницы

Исследование счётчиков и регистров

ИССЛЕДОВАНИЕ СЧЁТЧИКОВ И РЕГИСТРОВ.

Цель: изучение параметров и характеристик счётчиков и регистров, а также их схемных реализаций, широко применяемых в цифровых устройствах.

Счётчиком называют узел цифровых устройств, который предназначен для подсчёта числа входных импульсов и хранения двоичного кода числа подсчитанных сигналов.

Счётчики применяют для осуществления последовательного выполнения команд программы, подсчёта числа циклов выполненных операций, образования адресов при обращении к запоминающим устройствам.

Счётчики – это конечные автоматы, внутреннего состояния которых определяются только количеством сигналов лог.1, пришедших на вход. Сигналы лог.0 не изменяют их внутреннее состояние.

Различают счётчики с естественным и произвольным порядком счёта. Счётчики с естественным порядком счёта изменяют на единицу код формируемого или выходного сигнала при поступлении на вход каждой единицы. Счётчики с произвольным порядком счёта, называемые также пересчётными схемами формируют выходные сигналы только после подачи на их вход определённого количество единиц.

Счётчики делятся на суммирующие, вычитающие и реверсивные, т. е. позволяющие как прибавить, так и вычесть очередную пришедшую на вход единицу.

Модулем счёта (или коэффициентом пересчёта) М называют количество поступивших на вход единиц, которое возвращает счётчик или пересчётную схему в исходное состояние.

Элементарными конечными автоматами в счётчиках являются триггеры. Количество триггеров, необходимое для реализации счётчика или пересчётной схемы, равно

, – ближайшее целое число.

Если возможное количество внутренних состояний счётчика окажется больше модуля счёта , то часть состояний ( ) являются избыточной или запрещенной.

Основными параметрами счётчиков является ёмкость, равная (для суммирующего счётчика это максимальное число единиц, которое может быть сосчитан), и быстродействие, определимое разрешающей способностью (минимально допустимым интервалом времени между входными сигналами, при котором еще не происходит сбоя, т. е. пропуска счета сигналов) и временем установки кода (интервалом времени между моментом поступления на вход единицы и моментом завершения перехода счётчиков новое состояние).

Как и все дискретные автоматы, счётчики может быть асинхронными и синхронными (тактируемыми). Счётчики бывают последовательными, если при поступлении входного импульса триггеры перебрасываются последовательно друг за другом, и параллельными когда управляющий сигнал воздействует на все триггеры.

Рассмотрим работу суммирующего счётчика с последовательным переносом, у которого . Для синтеза необходимы триггера, соответствующие трем разрядам двоичного выходного числа. Обозначим через – старший, а через – младшие разряды. Выходные сигналы кодируются предельно просто: и . Простейшая схема счётчика с последовательным переносом, построенная на Т-триггерах, показана на рис. 1

В таблицах переходов (табл.1) показано, как изменяется состояния счётчика после каждого очередного импульса.

Таблица 1

Триггеры в этой схеме переключаются из одного положения в другое при переходе уровня сигнала на счетном входе с низкого на высокий. Из табл.1 видно, что триггер младшего разряда переключается от каждого входного счетного сигнала . Частота переключения каждого следующего триггера уменьшается в двое по сравнению с частотой переключения предыдущего. Следовательно, кроме основной операции счета импульсов, счётчик обеспечивает деление частоты следование импульсов. Если частоту следования импульсов, поступивших на вход сигнал изменяется с частотой , на выходе — с частотой и т. д.

Обычно счётчик (рис. 1) дополняется цепями установки нуля (уст.0), сигналами выдачи прямого кода и т. д. Для надежной установки «0» в счетчике рис.1 сигнал уст.0 должен превышать по длительности входные сигналы и время появления сигналов переноса, возникших при переходе триггера из состояния «1» в состояние «0».

Недостатком последовательных счетчиков является малое быстродействие, поскольку срабатывание триггеров происходит последовательно друг за другом. Например, с приходом 4-го тактового импульса счётчик из состояния 011 переходит в состояние .

Быстродействие счётчика можно увеличить, если реализовать одновременной перенос в каждом разряде. Такой перенос осуществляется в схемах параллельных счётчиков.

1. Собрать схему последовательного 4-х разрядного двоичного счетчика с последовательным переносом.

· Выходы соединить с любыми гнездами индикатора на вспомогательном устройстве; свечение светодиода свидетельствует о наличии на выходе сигнал лог.1.

· Вход «R» соединить с блоком одиночных отрицательных импульсов (формирователем отрицательных перепадов напряжения).

· Произвести сброс счетчика в нулевое состояние, для чего на вход R (уст.0) подать отрицательный импульс;

· На вход «С» подать положительный импульсы с блока формирователя положительных перепадов напряжения; для исследования всех возможных состояний счетчика необходимо подать импульсов (где N=4 — количество разрядов счетчика); все значения входных и выходных сигналов занести в таблицу переходов табл. 2.

· Построить временную диаграмму работы счётчика.

Примечание. Индекс «t» означает номер такта работы счётчика, t=1, 2, 3,…

Рассмотрим реализацию двоично-десятичного счётчика, для которого модуль счета . Для реализации такого счетчика необходимо четыре триггера. На десятом входном импульсе счётчик устанавливается в нулевое состояние (при коде 8421). Схема двоично-десятичного счётчика показана на рис.2. Схема содержит дополнительные логические элементы Э1, Э2, Э3, которые обеспечивают исключение запрещенных комбинаций (1010, 1011, …1111).

В течение первых девяти входных импульсов на выходе элементов Э2 и Э3 установится высокий уровень напряжения и схема работает как обычный последовательный двоичный счётчик. С приходом десятого импульса (код 1010), когда и , состояние элементов Э3 и Э2 изменяются и низкий уровень выходного напряжения Э3 при R=1 обнуляет все разряды счётчика, т. е. десятым импульсом счётчик возвращается в исходное нулевое состояние.

2. Собрать схему двоично-десятичного счётчика (рис. 2). Выполнить следующие действия:

· Выходы соединить с любыми гнездами индикатора на вспомогательном устройстве. Вход «С» соединить с блоком выдачи положительных импульсов вход;

· Произвести сброс счетчика, для чего на вход «R» подать отрицательный импульс от блока выдачи одиночных отрицательных импульсов;

· На вход «R» подать постоянный сигнал лог.1;

· На вход «С» подать положительный импульсы; для исследования всех возможных состояний счетчика необходимо подать на вход «С» 10 импульсов; все значения входных и выходных сигналов занести в таблицу переходов (табл. 2).

· Построить временную диаграмму работы счетчика.

Если коэффициент пересчета равен , где — количество триггеров в схеме, то такой счётчик называется счётчиком Джонсона (рис. 3). В схеме счётчика Джонсона используется перекрестная обратная связь с инверсного выхода последнего триггера на прямой вход первого триггера. С приходом каждого тактового импульса перебрасывается только один триггер, при чем по мере поступления тактовых импульсов счётчик сначала заполняется единицами, а потом от них освобождается (табл. 3).

3. Собрать схему счётчика Джонсона (рис. 3). Провести исследования схемы счетчика в соответствии с п.1, подавая на вход «С» тактовых импульсов.

На основе недвоичных счётчиков можно построить схемы счётчиков делителей, которые осуществляют подсчёт поступающих импульсов. Коэффициент пересчёта таких схем равен M. После каждого M — го импульса, поступающего на вход счётчика – делителя, формируется один прямоугольный импульс на выходе. В данной работе предлагается исследовать две схемы последовательных счётчиков-делителей с модулями M=5. Схемы этого делителя приведена на рис. 4.

4. Собрать схемы счетчика-делителя на 5 (рис. 4) Выполнить следующие действия:

· Выход «Q» соединить с любым гнездом индикатора на вспомогательном устройстве. Произвести сброс счетчика-делителя подачей отрицательного импульса на вход «R». Подать последовательность импульсов на вход «С» счетчика-делителя. Появление импульса на выходе «Q» счетчика-делителя должно произойти после набора числа импульсов (контроль осуществляется с помощью индикаторов), равного коэффициенту М деления счетчика. Для фиксации поступления М счетных импульсов служит выход «Q» Т-триггера, состояние которого меняется каждый раз после прихода очередного М-го импульса на вход «С».

· Все значения входных и выходных сигналов занести в таблицу переходов вида

· Построить временные диаграммы работы счётчика-делителя.

Регистром называют цифровой узел, осуществляющий приём, хранение и выдачу двоичных чисел в определённом коде. В отличие от запоминающих устройств в регистрах информация хранится не более нескольких тактов. Запоминающими элементами в регистрах служат триггеры, число которых равно числу разрядов хранимых чисел. Комбинационные схемы регистров служат для ввода и вывода хранимых чисел, преобразование их кодов, сдвига кодов на то или иное число разрядов.

Регистры подразделяют на параллельные (регистры памяти), последовательные (регистры сдвига) и параллельно – последовательные (в которых, например, ввод осуществляется в параллельном коде, а вывод в последовательном и наоборот).

В регистрах памяти числа вводят и выводят в параллельном коде, регистрах сдвига в последовательном; поэтому в регистрах памяти число вводится (выводятся) за один такт, а в регистрах сдвига – за n –тактов, где n— разрядность чисел.

По способу ввода –вывода различают регистры однофазного и парафазного тактов. В однофазных ввод (вывод) производится только в прямом, так и в обратном кодах. Вид осуществляемого ввода (вывода) определяется сигналами управления.

Исходным состоянием регистра является нулевое. После ввода двоичного числа х1 триггеры переходят в состоянии, соответствующие значениям разрядов числа х1, которое хранится до момента передачи его другому устройству либо до ввода в регистр другого числа х2. В последнем случае в параллельных регистрах можно производить поразрядные логические операции с хранимым числом х1 вновь вводимым х2. Вид логических операций зависит от типа триггеров (RS-, JK-, D— триггеров ), составляющих регистр, и комбинациями сигналов управления, подаваемых к регистру.

В последовательных регистрах с помощью сдвигающих (обычно синхронизирующих) импульсов осуществляется сдвиг кода хранимого числа влево и вправо на один разряд при каждом сдвигающем импульсе. При этом разряд за разрядом, начиная с младшего (при сдвиге вправо) или старшего (при сдвиге влево), число выводятся в последовательном коде. В вычислительной технике регистр сдвига применяют для преобразования последовательного в параллельный (и обратно), для умножения и деления многоразрядных двоичных чисел, построение распределителей импульсов, преобразования кодов и т. п.

Параллельный регистр (регистр памяти).

Схема 4-х разрядного регистра на D триггерах показано на рис. 5. Объединение входов каждого триггера общей шиной образует шину гашения (уст.0). Для установления регистра в состояние 0 необходимо подать сигналы по шине уст.0. Входы — информационные, предназначенные для приема параллельного двоичного кода . С прямых выходов триггеров снимается двоичное число в прямом коде, а инверсного выходов в обратном коде. Запись двоичного числа регистр производится только при подаче на шину «С» синхронизирующего сигнала.

5. Собрать схему параллельного регистра (рис. 5). Выполнить следующие действия:

· Выход соединить с любыми гнездами индикатора на вспомогательном устройстве;

· вход «R» соединить с блоком одиночных отрицательных импульсов; соединяя информационные входы с гнездами «1» или «0» на вспомогательном устройстве, подать на вход двоичный код (например, 0110) произвести сброс регистра в нуль подачей отрицательного импульса на вход «R»; подачей положительного импульса на вход «С» записать информацию в регистр;


· выставить по указанию преподавателя несколько (не менее трех) двоичных кодов на входе и записать их в регистр; все значения входных и выходных сигналов занести в таблицу переходов (табл. 4):

· построить временные диаграммы работы регистра.

Последовательный регистр (регистры сдвига).

Схема 4-х разрядного регистра сдвига на D триггерах показано на рис. 6. В таком регистре используются однофазная передача сигналов. Ввод информации в регистр осуществляется только в прямом коде, подаваемом на информационный вход D, и связь между разрядами регистра производится с прямых выходов предыдущих триггеров на D-входы последующих. Ввод же информации остается парафазным, то есть с прямых выходов триггеров двоичное число снимается в прямом коде, а с инверсных выходов в обратном коде. Установка регистра в исходном нулевом состоянии производится подачи на шину сигнала . Схема приведенного регистра осуществляет сдвиг информации вправо при условии наличие сигнала .

Регистр сдвига широко используется для преобразования последовательного кода в параллельный. Такое преобразование требует подачи последовательного кода на D первого разряда Q1 регистра и подачи сигналов по шине сдвига С.

6. Собрать схему последовательного регистра (рис. 6). Выполнить следующие действия:

· выходы соединить с любыми гнездами индикатора на вспомогательном устройстве;

· вход «R» соединить с блоком одиночных отрицательных импульсов, вход «С» соединить с блоком одиночных положительных импульсов;

· информационный вход D соединить с гнездом «1» на вспомогательном устройстве;

· произвести запись сдвига информации в регистре (например, записать в первый разряд «1» и сдвинуть ее в 4-ый разряд для получения кода 1000); для этого на вход С подать один положительный импульс, затем вход D соединить с гнездом «0» на вспомогательном устройстве и, подав на вход С три положительных импульса, сдвинуть сигнал лог.1 в 4-ый разряд; все значения входных и выходных сигналов занести в табл. 5;

· построить временные диаграммы работы регистра.

Кольцевой регистр является одной из схем распределителей импульсов. Распределитель импульсов предназначен для пространственно временного распределения тактовых импульсов. Схема кольцевого регистра, построенного на универсальных D триггерах показано на рис. 7. В этой схеме подачей сигнала сигнал логической единицы записывается в первый разряд регистра. Этим же сигналом триггеры последующих разрядов устанавливаются в нулевое состояние.

С каждым очередным тактовым импульсом , подаваемым на шину «С», единица двигается во второй триггер, со второго на третий и т. д. С выхода последнего триггера по кольцевой обратной связи единица записывается в первый разряд и процесс повторяется. Информация о движении единицы снимается с прямых выходов триггеров регистра.

7. Собрать схему кольцевого регистра (рис. 7). Выполнить следующие действия:

· выходы соединить с любыми гнездами индикатора на вспомогательном устройстве;

· вход «R» соединить с блоком одиночных отрицательных импульсов; вход «С» соединить с блоком одиночных положительных импульсов;

· сбросить счетчик в нулевое состояние;

· записать первый разряд регистра сигнал лог.1 подачей импульса на вход «С»;

· подавая на вход «С» положительные импульсы, сдвинуть «1» по образованному кольцу регистра; все значения выходных сигналов записать в таблицу переходов (табл. 6):

· построить временные диаграммы работы регистра.

Счетчики и регистры

Автор: Goblin471 • Май 23, 2020 • Лабораторная работа • 592 Слов (3 Страниц) • 66 Просмотры

ОТЧЕТ
ЗАЩИЩЕН С ОЦЕНКОЙ

должность, уч. степень, звание

ОТЧЕТ О ЛАБОРАТОРНОЙ РАБОТЕ №6

Счетчики и регистры

по курсу: СХЕМОТЕХНИКА

1. Цель заботы: изучить устройство и применение регистров и счетчиков в цифровой схемотехнике; изучить принципы проектирования схем с регистрами и счетчиками на основе программируемых логических интегральных схем (ПЛИС).

Каждый электрик должен знать:  Спектральная плотность произвольного периодического сигнала

В цифровой электронике как правило используются в качестве устройств буферной памяти, т.е. для промежуточного хранения цифровых данных при обмене информацией или ее обработке.

Работа параллельного регистра-защелки основана на сохранении состояния разрядов входной шины данных в момент возникновения перепада из 0 в 1 на входе синхронизации (СLK). В этот момент состояние выходов регистра (RG [3.. 0]) устанавливается в соответствии с состоянием разрядов входной шины и сохраняется до следующего перепада из 0 в 1 на входе синхронизации (СLK).

Рис. 2.1. Схема 4-х разрядного параллельного регистра-защелки, выполненного на D-триггерах(слева) и средствами Megafunctions Library(справа).

Рис. 2.2. Задаём данные для проверки наших регистров-защелок.

Рис. 2.3. Результат нашего воздействия на регистры-защелки.

3. Регистры сдвига:

Применяются чаще всего для преобразования цифровых данных из последовательной формы (где значащие биты движутся друг за другом по одной линии) в параллельную форму, т.е. в виде битового вектора и наоборот. Другое применение регистры сдвига нашли в схемах формирования цифровой задержки сигнала, где время задержки прохождения определяется количеством триггеров и частотой тактирования.

В отличие от параллельных регистров, регистры сдвига имеют в простейшем случае только один информационный вход (SD) и тактовый вход (CLK). Принцип работы регистра сдвига состоит в том, что в момент перепада из 0 в 1 на входе (CLK) в младший разряд регистра сохраняет состояние линии (SD), а ее состояние в свою очередь переносится в старший разряд, и так далее. Таким образом информация, хранившаяся в старшем разряде переписывается с каждым тактом на содержимое младшего разряда, другими словами данные сдвигаются на 1 разряд.

Исследование регистров, счетчиков и дешифраторов (Лабораторная работа)

Цель работы: исследовать регистры, счетчики и дешифраторы.

Триггерами называются устройства, обладающие двумя устойчивыми состояниями ( Q = 1 и Q = 0) и способные находиться в одном из них сколь угодно долго и переходить из одного состояния в другое под воздействием внешних сигналов. В каком из этих состояний окажется триггер, зависит от сигналов на входах триггера и от его предыдущего состояния, т.е. он имеет память. Таким образом, триггер – элементарная ячейка памяти.

Тип триггера определяется алгоритмом его работы, в зависимости от которого триггер может иметь установочные, информационные и управляющие входы. Установочные входы обуславливают состояние триггера независимо от состояния других входов. Входы управления разрешают запись данных, подающихся на информационные входы. Наиболее распространенными являются триггеры RS -, JK —, D — и T -типов.

RS -триггер – простейший автомат с памятью, который может находиться в двух состояниях. Триггер имеет два установочных входа: установки S ( set – установка) и сброса R ( reset – сброс), на которые подаются входные сигналы от внешних источников. При подаче на установки активного логического уровня триггер устанавливается в единицу ( Q = 1, Q ′ = 0, здесь штрих означает инвертирование), при подаче активного уровня на вход сброса триггер устанавливается в ноль ( Q = 0, Q ′ = 1). Если на оба установочных входа подать пассивный логический уровень, то триггер сохраняет предыдущее состояние выходов: Q = 1 или Q = 0. Каждое состояние устойчиво и поддерживается за счет действия обратных связей. Подача активного уровня одновременно на оба установочных входа запрещена, так как триггер не может быть установлен в ноль и единицу.

RS -триггер может быть выполнен на элементах «ИЛИ-НЕ» или «И-НЕ».

а – на элементах «ИЛИ-НЕ», б – на элементах «И-НЕ»

Для RS -триггеров, выполненных на элементах «ИЛИ-НЕ», активным уровнем на управляющих входах является уровень логической единицы, а на элементах «И-НЕ» – уровень логического нуля.

RS -триггер – основной узел построения последовательных схем. Условия переходов триггеров из одного состояния в другое можно описать табличным, аналитическим или графическим способами. Табличное описание работы RS -триггера на элементах «ИЛИ-НЕ» и «И-НЕ» представлено в табл. 7 и 8 соответственно, где Qt – предшествующее состояние выхода; Qt +1 – новое состояние, устанавливающееся после перехода; — – неопределенное состояние.

Вопрос 2. Триггеры. Счетчики. Регистры.

Триггер представляет собой устройство с двумя устойчивыми состояниями. Устойчивым называется состояние, в котором устройство в отсутствии внешних воздействий может прибывать сколь угодно долго. В общем случае триггер имеет два выхода: прямой и инверсный. Состояние триггера принято определять по значению потенциала на прямом выходе. Если на прямом выходе имеется потенциал, равный логической единице, то триггер находится в единичном состоянии. В противном случае триггер находится в нулевом состоянии.

В основу классификации триггеров положены два основных признака: функциональный и способ записи информации в триггер.

Функциональная классификация является наиболее общей и представляет собой классификацию триггеров по виду логического уравнения, характеризующего состояния входов и выходов триггера в момент времени до его срабатывания и после . В соответствии с функциональной классификацией различают RS-, D-, T-, JK— триггеры.

Классификация по способу записи информации характеризует временную диаграмму работы триггера, т.е. определяет ход процесса записи информации в триггер. По этой классификации триггеры подразделяются на асинхронные и тактируемые. Отличительной особенностью асинхронных триггеров является то, что запись информации в них осуществляется непосредственно с поступлением информационного сигнала на его вход. Запись информации в тактируемый триггер, имеющий информационные и тактовые входы, осуществляется только при подаче разрешающего или тактирующего импульса.

Среди тактируемых триггеров различают триггеры, срабатывающие по уровню (в момент прихода тактирующего сигнала или, что одно и то же, по его переднему фронту), и триггеры с внутренней задержкой, срабатывающие после окончания тактирующего сигнала (по заднему фронту). Такое управление тактируемыми триггерами называется динамическим. Кроме того, тактируемые триггеры подразделяются на однотактные и многотактные в зависимости от числа тактирующих сигналов, необходимых для перевода триггера из одного состояния в другое.

При проектировании устройств с применением триггеров кроме значения функции, выполняемой триггером, необходимо знать его основные схемотехнические параметры:

· минимальная длительность входного сигнала – определяет минимально допустимую длительность входного сигнала, при которой еще происходит переключение триггера из одного состояния в другое.

· максимальная частота переключения триггера определяется минимально допустимым временным интервалом между двумя последовательными сигналами минимальной длительности.

Закон функционирования триггера удобно отображать с помощью, так называемых таблиц переходов, в которых даются состояния входов и выходов триггера в момент времени до его срабатывания и после ,при этом выходное состояние может обозначаться следующим образом:

0 – триггер находится в состоянии ;

1 – триггер находится в состоянии ;

– состояние триггера не изменяется при изменении информации на входе;

– состояние триггера изменяется на противоположное при изменении информации на входе;

– неопределенное состояние триггера характеризуется тем, что в процессе действия информационного сигнала на входе логические уровни выходов триггера одинаковы ( или ) а после окончания действия информационного сигнала триггер может оказаться в состояние или с равной вероятностью.

Перейдем к рассмотрению триггеров различных типов.

RS-триггер. Триггером RS-типа является логическое устройство с двумя устойчивыми состояниями, имеющее два информационных входа R и S, такие, что при и триггер принимает единичное состояние , а при и – нулевое .

Вход S называется единичным, а R – нулевым. Принцип работы RS-триггера можно задать таблицей переходов (таблице 18.1), где – исходное состояние триггера.

Для того чтобы найти логическое уравнение RS-триггера, преобразуем таблицу переходов к виду, в котором состояние определим конкретными значениями и представим его в виде входной переменной (табл. 18.2).

Логическое уравнение RS-триггера: .

Полученное уравнение задает работу асинхронного RS-триггера. Состояние такого триггера определяется только значениями сигналов и . Асинхронный RS-триггер можно построить на логических элементах И-НЕ, ИЛИ-НЕ. Преобразуем логическое уравнение асинхронного-триггера, используя законы отрицания алгебры логики:

Для реализации триггера на элементах ИЛИ – НЕ проведем отрицание обеих частей полученного уравнения

Таким образом, сигнал на инвертирующем выходе RS-триггера – это сигнал на выходе элемента ИЛИ-НЕ, на один вход которого подан сигнал S, а на второй – сигнал с выхода другого элемента ИЛИ-НЕ (рисунок 18.2 а).

Рисунок 18.2 – Асинхронный RS-триггер: а – структурная схема на базе элементов ИЛИ-НЕ; б – структурная схема на базе элементов И-НЕ; в – условное графическое обозначение.

Из рисунка 18.2 в видно, что на вход триггера на элементах И-НЕ сигналы R и S необходимо подавать в инверсном виде.

В качестве самостоятельных устройств асинхронные RS-триггеры находят ограниченное применение, но являются базовыми схемами для более сложных триггерных устройств. В устройствах цифровой обработки находят применение тактируемые RS-триггеры, которые называются еще синхронными. Эти триггеры кроме входов установки R и S имеют вход разрешения записи C. Срабатывание синхронного триггера происходит только при наличии активного сигнала на этом входе.

Структурные схемы синхронных RS-триггеров приведены на рисунке 18.3. Часто синхронные триггеры любых типов имеют дополнительные входы асинхронной установки в нуль или единицу.

Рисунок 18.3 – Варианты структурных схем синхронных RS-триггеров: а – на элементах ИЛИ-НЕ; б – на элементах И-НЕ

Структурная схема такого синхронного RS-триггера приведена на рисунке 18.4 а,а его условное графическое обозначение – на рисунке 18.4 б.

Рисунок 18.4 – Структурная схема синхронного RS-триггера с входами асинхронной установки (а) и его условное графическое обозначение (б)

Поскольку триггер, изображенный на структурной схеме, реализован на элементах И-НЕ, то сигналы асинхронной установки R и S должны иметь инверсные активные уровни. Поскольку сигналы асинхронной установки подаются непосредственно на выходной каскад (асинхронный RS-триггер), то они имеют больший приоритет перед остальными сигналами триггера.

D-триггер относится к одновходовым триггерам. Асинхронный D-триггер имеет один вход D, прямой и инверсный выходы и . Асинхронный D-триггер – триггер задержки не имеет практического применения, поскольку его функцию может выполнять схема из последовательного соединения двух инверторов. Наибольший интерес представляет тактируемый (синхронный) D-триггер, работа которого описывается таблицей переходов (таблица 18.3):

Структурная схема синхронного D-триггера и его УГО представлены на рисунке 18.5.

Рисунок 18.5 – Структурная схема синхронного D-триггера на элементах И-НЕ (а) и его УГО (б)

Синхронный D-триггер осуществляет запись информационного разряда по активному уровню сигнала С с последующим его хранением, поэтому синхронный D-триггер имеет другое название: триггер-защелка. D-триггер на базе элементов И-НЕ представлен совокупностью двух каскадов. Первый выполняет функцию формирования сигналов S и R, а второй – асинхронного RS-триггера.

Т-триггер является одновходовым устройством с двумя устойчивыми состояниями, изменяющимися каждый раз на противоположные при подаче на вход Т управляющего сигнала. Характерной его особенностью является то, что частота изменения потенциала на его выходах в два раза меньше частоты сигналов на входе T (рисунок 18.6).

Рисунок 18.6 – Диаграммы входного и выходного потенциалов T-триггера

Это свойство используется при построении двоичных счетчиков. Отсюда второе название T-триггера – счетный триггер.

Для устойчивой работы T-триггера необходимо разделить во времени функции приема тактирующего сигнала T и фиксации на входах R, S или D сигналов с соответствующих выходов и . Для этого в структуру T-триггера вводится дополнительный второй запоминающий элемент на базе RS- или D-триггера. На синхронизирующий вход этого элемента тактовый сигнал подается в инверсном виде по отношению к тактовому сигналу первого запоминающего элемента. Подобная организация структур триггерных устройств называетсядвухступенчатой.

Пример двухступенчатого Т-триггера на базе двух синхронных RS-триггеров приведен на рисунке 18.7 а, а на базе двух синхронных D-триггеров – на рисунке 18.7 б.

Рисунок 18.7 – Двухступенчатый T-триггер на базе синхронных RS-триггеров (а) и синхронных D-триггеров (б) его УГО (в)

Из рисунка 18.7 видно, что, когда на синхронизирующем входе первого триггера в двухступенчатой структуре действует нулевой уровень тактирующего сигнала Т, он хранит свое состояние , и . В это время на синхронизирующий вход второго триггера поступает инвертированный сигнал Т, т.е. имеющий уровень логической единицы. В результате второй триггер принимает состояние первого, т.е. и . Запись в первый триггер при этом запрещена. Как только тактирующий сигнал Т примет уровень логической единицы, произойдет запись информации из второго триггера в первый. В результате состояние первого триггера изменится на противоположное. При этом запись во второй триггер производиться не будет, поскольку на его входе будет действовать нулевой уровень сигнала разрешения записи. Процесс будет повторяться с приходом каждого тактирующего импульса, что обеспечит устойчивую работу устройства. В условных графических обозначениях всех двухступенчатых триггеров принято в обозначении функции элемента указывать два символа «ТТ». Вход Т Т-триггера принято называть счетным.

JK-триггер. JK-триггер относится к двухвходовым устройствам и функционирует по правилам, похожим на правила функционирования RS-триггера. Отличие состоит в том, что в JK-триггере все состояния являются определенными. Можно провести аналогию входов JK— и RS-триггеров: вход K JK-триггера выполняет функцию входа R RS-триггера, а вход J JK-триггера – функцию входа S RS-триггера. При этом, если в RS-триггере комбинация единичных значений входов R и S является запрещенной, в случае аналогичной комбинации J— и K-входов JK-триггер меняет свое состояние на противоположное. Условное графическое обозначение синхронного двухступенчатого JK-триггера приведено на рисунке 18.8

Рисунке 18.8 – УГО синхронного двухступенчатого JK-триггера

Триггер JK-типа относится к разряду универсальных, поскольку на его основе можно получить схемы, выполняющие функции RS-, D- и Т-триггеров (рисунок 18.9).

Рисунок 18.9 – Реализация триггеров различных типов на базе JK-триггера: аRS-триггера; бD-триггера; в, г – Т-триггера

Рассмотренные ранее способы подачи входных сигналов характеризуются тем, что их активными уровнями являются статические состояния, т.е. сами уровни напряжения логического нуля или логической единицы.

Такая форма управления цифровым устройством называется статической. Для тактируемых устройств эта форма управления большинстве случаев является неудобной, поскольку в течение всего времени действия импульса сигнала синхронизации устройство будет реагировать на любые изменения входных информационных сигналов.

Таким образом, необходимо, чтобы информационные сигналы оставались неизменными на протяжении действия импульса синхронизации. Это значительно усложняет схему устройства, а в некоторых случаях и вовсе является не решаемой задачей, поскольку информационные сигналы могут носить характер случайной последовательности импульсов. Для устранения указанного недостатка используется принцип динамического управления. Согласно этому принципу активным считается не статический уровень напряжения логической единицы или логического нуля, а процесс перехода из одного уровня в другой. Этот процесс представляет собой передний или задний фронт тактирующего импульса и, следовательно, характеризуется малым временным промежутком. Поэтому задача синхронизации значительно упрощается и представляет собой фиксацию входных информационных сигналов в строго определенный момент подачи или снятия импульса синхронизации. На рисунке 18.10 показаны условные обозначения входов микросхем с динамическим управлением. В качестве сигнала выбран управляющий сигнал синхронизации С.

Рисунок 18.10 – Обозначение входов динамического управления: а – прямое динамическое управление или управление передним фронтом; б – инверсное динамическое управление или управление задним фронтом

Счетчики представляют собой последовательностные цифровые устройства и предназначены для выполнения операций счета и хранения кода числа подсчитанных импульсов. Существуют различные схемы счетчиков, отличающихся назначением, типом используемых триггеров, организацией связи между ними, порядком смены состояний. По порядку изменения состояний счетчики бывают с естественным и произвольным порядком счета. В первых значение кода каждого последующего состояния счетчика отличается на единицу от кода предыдущего состояния. В счетчиках с произвольным порядком счета значения кодов соседних состояний могут отличаться более чем на единицу. Счетчики также подразделяются на простые и реверсивные. Простые счетчики подразделяют на суммирующие и вычитающие. В суммирующих счетчиках код последующего состояния имеет большее значение, чем код предыдущего состояния, а в вычитающих – меньшее значение. Реверсивные счетчики могут работать как в режиме суммирования, так и в режиме вычитания.

Основными параметрами счетчика являются: модуль счета, или коэффициент пересчета ; быстродействие счетчика.

Модуль счета характеризует число устойчивых состояний счетчика, т.е. предельное число импульсов, которое может быть им сосчитано. После поступления входных импульсов счет возвращается в исходное состояние. Такие счетчики называются также делителями на число, равное . По модулю счета счетчики подразделяются на двоичные, у которых , и недвоичные, у которых , где m – положительное целое число.

Быстродействие счетчика, в свою очередь, определяется двумя величинами: разрешающей способностью т.е. минимальным допустимым интервалом времени между подачей двух входных импульсов, при котором не происходит потеря счета; временем установки кода счетчика, т.е. интервалом времени между моментом поступления входного сигнала и моментом завершения перехода счетчика в новое устойчивое состояние. При этом должно выполняться условие .

Поскольку счетчики представляют собой класс ПЦУ, то и синтез их целесообразно выполнять на основе базовых элементов ПЦУ, т.е. триггерах.

Двоичные счетчики. Для их построения можно использовать различные типы триггеров. Наиболее удобным является триггер Т-типа (счетный триггер), который осуществляет подсчет импульсов по модулю 2. Такой триггер, по сути, является простейшим счетчиком с . Соединив несколько счетных триггеров определенным образом, можно получить схему многоразрядного счетчика.

Структурная схема трехразрядного двоичного реверсивного счетчика приведена на рисунке 18.11. Элементы ЛЭ1 и ЛЭ2 выполняют роль коммутаторов выходных сигналов с триггеров и .При подаче логического нуля на вход «-1» и логической единицы на вход «+1» на выходе верхней структуры И элементов ЛЭ1 и ЛЭ2 формируется результат с выходов и соответствующих триггеров. На выходе нижней структуры И присутствует логический нуль, в результате чего выходы и не влияют на работу схемы. Структура ИЛИ–НЕ элементов ЛЭ1 и ЛЭ2 инвертирует значения соответствующих коммутируемых выходов.

Рисунок 18.11 – Структурная схема трехразрядного двоичного реверсивного счетчика

Таким образом, осуществляется инверсия сигналов и , которые подаются на прямые динамические тактовые входы триггеров и . Счетчик работает в режиме суммирования. При подаче логического нуля на вход «+1» и логической единицы на вход «-1» режим работы меняется. На практике для упрощения процесса управления обычно вместо двух входов «+1» и «-1» используется только один из этих входов. Сигнал второго входа формируется через инвертор.

В приведенном счетчике срабатывание триггеров последовательно. Такие счетчики называются асинхронными. Их недостаток состоит в том, что увеличивается общее время установления с увеличением числа триггеров. Для устранения этого недостатка используются счетчики, у которых все триггеры срабатывают одновременно. Такие счетчики получили название синхронных счетчиков. Идея синхронного счетчика заключается в построении внешней комбинационной схемы, формирующейсигналы, согласно которым будет происходить одновременное переключение только части триггеров в зависимости от текущего выходного кода. Причем эти сигналы должны быть сформированы до поступления очередного счетного импульса. Счетный импульс должен поступать на все триггеры одновременно. Для этих целейнеобходимо использовать тактируемые Т-триггеры, входы, синхронизации которых объединяются в общую шину. На тактовые Т-входы каждого триггера подаются заранее сформированные сигналы переноса с комбинационной схемы.

На рисунке 18.12 приведена структурная схема четырехразрядного суммирующего счетчика с параллельным переносом.

Рисунок 18.12 – Структурная схема четырехразрядного суммирующего счетчи­ка с параллельным переносом

Срабатывание всех триггеров происходит одновременно по общему сигналу синхронизации , который является счетным импульсом для всего счетчика. В исходном состоянии на выходах всех триггеров присутствуют логические нули. С поступлением каждого счетного импульса выходные коды начинают увеличиваться на единицу (инкрементироваться). Задержка в такой схеме равна времени срабатывания одного триггера.

Чтобы синтезировать схему вычитающего счетчика, необходимо использовать не прямые, а инверсные выходы триггеров. Таким образом, в исходном состоянии все триггеры будут иметь на инверсных выходах логические единицы. С началом счета выходные коды будут уменьшаться (декрементироваться). Используя принцип коммутации прямых или инверсных выходов триггеров, можно также реализовать реверсивный счетчик с параллельным переносом.

Недостатком счетчиков с параллельным переносом является необходимость использования в случае увеличения разрядности счетчика элементов И с большим числом входов. При этом выходы триггеров должны обладать высокой нагрузочной способностью. Поэтому многоразрядные счетчики строят по групповому принципу. Согласно этому принципу весь счетчик структурно реализуется путем соединения отдельных групп небольшой разрядности с параллельным переносом внутри этих групп. Сигнал переноса из очередной группы формируется элементом И, объединяющим выходы всех триггеров данной группы. Сформированный сигнал переноса предыдущей группы подается на счетный вход последующей группы. Общая задержка такого счетчика определяется суммой задержек каждой группы.

Другой вариант структуры синхронного счетчика – это структура со сквозным переносом. Согласно этой структуре перенос формируется только из единичных результатов соседних разрядов. Для этих целей достаточно использовать только двухвходовые элементы И при любой разрядности счетчика (рисунок 18.13).

Рисунок 18.13 – Структурная схема четырехразрядного суммирующего счетчика со сквозным переносом

Перенос между разрядами осуществляется через каждый элемент И (ЛЭ1 и ЛЭ2) в их последовательной структуре. Отсюда следует, что общее время срабатывания всего счетчика определяется временем срабатывания одного триггера и суммарным временем задержки последовательной цепи логических элементов И. Выигрыш по быстродействию в такой структуре осуществляется за счет меньшего времени срабатывания одного логического элемента по сравнению со временем срабатывания одного триггера. При достаточно большой разрядности счетчика время задержки во всех элементах И может оказаться значительным и сравняться с временем срабатывания одного триггера.

Недвоичные счетчики. Недвоичные счетчики имеют . Принцип их построения заключается в исключении некоторых устойчивых состояний обычного двоичного счетчика. Наибольший интерес среди недвоичных счетчиков представляют двоично-десятичные счетчики, с , которые строятся на основе четырех счетных триггеров. Важность этого класса счетчиков заключается в том, что с их помощью легко может быть осуществлен вывод содержимого счетчика в десятичном коде. Действительно каждый двоично-десятичный счетчик имеет десять устойчивых состояний и соответствует одному разряду десятичной системы счисления.

Регистры. Регистрами называются последовательностные цифровые устройства, выполняющие функции приема, хранения и передачи информации. Информация в регистре хранится в виде двоичного кода. Каждому разряду кода, записанному в регистр, соответствует свой разряд регистра, как правило, на основе триггеров RS-, D- или JK- типа. Основным классификационным признаком, по которому различают регистры, является способ записи информации или кода числа в регистр. По этому признаку можно выделить регистры следующих типов: параллельные; последовательные; последовательно-параллельные.

По способу представления вводимой информации различают регистры однофазного и парафазного типа. В однофазных регистрах информация вводится по одному каналу (прямому или инверсному). Информация на выходе представлена в прямом или в обратном коде. В парафазных регистрах ввод информации осуществляется по двум каналам одновременно (прямому и инверсному), т.е. информация представлена одновременно в прямом и обратном кодах. Информация на выходе, как правило, также представляется в прямом и инверсном кодах.

Каждый электрик должен знать:  Заземление и молниезащита

Параллельные регистры. Параллельный регистр используется для кратковременного хранения чисел, представленных в параллельном двоичном коде. Поэтому параллельные регистры называются еще регистрами памяти. Время ввода числа в регистр параллельного типа равно времени ввода одного разряда. Рассмотрим способы построения регистров памяти на -триггерах. Каждый триггер служит для хранения одного разряда числа, значит, для хранения – разрядного двоичного числа необходимо иметь -триггеров. Полученный регистр будет парафазным, причем вход – прямой, а вход – инверсный.

При реализации регистров на основе RS-триггеров требуется подача разрядов исходного числа в прямом и инверсном коде либо предварительное обнуление всех триггеров, что не всегда является удобным. В этом отношении удобны регистры на триггерах. В них информация может быть установлена по одному входу и без предварительной установки в нуль (рисунок 18.14).

Рисунок 18.14 – Структурная схема параллельного регистра на – триггерах

Последовательные регистр предназначен для кратковременного хранения информации, но в отличие от параллельного регистра в нем осуществляется логическая операция сдвига кода хранимого числа на любое число разрядов. Время ввода числа в регистр последовательного типа равно , где – число разрядов вводимого числа, а – период следования тактирующих сигналов, осуществляющих ввод (вывод) информации. Ввод информации в последовательный регистр осуществляется по одному последовательному каналу . Сдвиг кода числа происходит с помощью синхронизирующих импульсов , в результате подачи которых осуществляется сдвиг всех разрядов кода числа со входа к выходу или наоборот. Как и в случае параллельных регистров, последовательный регистр может быть синтезирован на базе триггеров RS -типа (JK – типа), но наиболее удобным для этих целей является использование -триггеров (рисунок 18.15).

Рисунок 18.15 – Структурная схема последовательного регистра

Из рисунка 18.15 видно, что информация с первым тактирующим импульсом с входа V передается на выход первого и вход второго триггеров. С приходом второго тактирующего импульса информация из первого триггера перепишется на выход второго триггера. На выход первого триггера запишется новое значение с входа .Таким образом, будет осуществляться сдвиг исходного кода вправо. Отсюда последовательные регистры называются еще регистрами сдвига. Информация выводится из триггера по одному выходу .

Для построения последовательного реверсивного регистра, в котором код числа может сдвигаться как влево, так и вправо, необходимо между триггерами регистра включить устройства управления направлением сдвига. Эти устройства в зависимости от значения управляющих сигналов «сдвиг вправо» и «сдвиг влево» должны переключать входы каждого триггера регистра либо к выходам предыдущего, либо к выходам последующего триггера. Последовательные регистры находят ограниченное применение.

Последовательно-параллельные регистры. Эти регистры получили широкое распространение. На их базе строятся преобразователи кодов из последовательного в параллельный и из параллельного в последовательный. Для реализации параллельного вывода информации в последовательном регистре достаточно использовать выходы , всех триггеров. Чтобы реализовать ввод информации как в последовательном, так и в параллельном виде, можно использовать триггеры с асинхронной установкой в нуль или единицу. Пример такой структуры приведен на рисунке 18.16.

Рисунок 18.16 – Структурная схема последовательно-параллельного регистра

Как и в последовательном регистре, ввод информации в последовательном коде осуществляется по входу V. Для тактирования сдвига синхровходы всех триггеров объединены. При этом для возможности введения кода числа в параллельном виде используются элементы И-НЕ , и , в своих разрядах. Элемент , осуществляет функцию стробирования и инвертирования разряда , при единичном уровне управляющего сигнала «параллельная запись». В результате на вход S установки в единицу триггера , проходит инверсное значение разряда , параллельного кода числа только в том случае, если сигнал разрешения на линии «параллельная запись» имеет единичное значение. Элемент , выполняет функцию инвертирования сигнала с элемента , и передачи его на вход сброса триггера , также по активному уровню сигнала разрешения параллельной записи. В результате парафазный код всех разрядов параллельного кода проходит на соответствующий триггер только при активном уровне сигнала разрешения параллельной записи. Поскольку элементы , имеют инверсные выходы, то триггеры , должны иметь инверсные входы и .

Если выход последнего триггера соединить с входом первого, то получится кольцевой регистр сдвига. Записанная в его разряды информация под воздействием сдвигающих импульсов будет циркулировать по замкнутому кольцу. Кольцевой регистр иначе называется кольцевым счетчиком. Его коэффициент пересчета равен числу разрядов последовательного кода. Единица, записанная в один из разрядов, периодически будет появляется в нем после того, как будут поданы сдвигающих импульсов.

Контрольные вопросы

1 Поясните принципы организации ПЦУ.

2 В чем состоит отличие синхронного -триггера от синхронного -триггера?

3 В каких типовых ПЦУ используются в качестве элементной базы и — триггеры?

4 Что такое входы асинхронной установки в нуль и единицу?

5 Приведите схемы реализации триггеров -, — и — типов на базе синхронных -триггеров.

6 Чему равны восьмиразрядного двоичного и восьмиразрядного двоично-десятичного счетчиков?

Опора деревянной одностоечной и способы укрепление угловых опор: Опоры ВЛ — конструкции, предназначен­ные для поддерживания проводов на необходимой высоте над землей, водой.

Папиллярные узоры пальцев рук — маркер спортивных способностей: дерматоглифические признаки формируются на 3-5 месяце беременности, не изменяются в течение жизни.

Механическое удерживание земляных масс: Механическое удерживание земляных масс на склоне обеспечивают контрфорсными сооружениями различных конструкций.

3.3.4. Регистры, сдвиговые регистры и счетчики

Регистры, сдвиговые регистры, счетчики и даже последовательностные схемы с более сложным функционированием могут описываться простым расширением стилей кодирования, представленных для триггеров. В большинстве случаев функционирование схемы воздействует только на последнее else оператора if в процедурном операторе описания, приведенного для триггера.

3.3.4.1. Регистры

На рис. 3.58 показано описание 8-битного регистра с синхронными входами установки set и сброса reset. Вход set устанавливает в регистре все единицы, а вход reset сбрасывает все значения регистра в нули. Главным отличием между регистром и триггером с синхронным управлением является объявление входов и выходов как векторов.

Рис. 3.58. 8-битный регистр

3.3.4.2. Сдвиговые регистры

На рис. 3.59 показан 4-битный сдвиговый регистр с возможностями правого и левого сдвига, последовательным входом, входом синхронного сброса и возможностью параллельной загрузки. Как видно по рисунку, в список чувствительности блока always этого описания включается только положительный фронт синхросигнала elk, который делает все активные значения сигналов сдвигового регистра синхронными с входом синхронизации. Если вход rst имеет значение 1, то регистр сбрасывается. Если вход Id имеет значение 1, то параллельные входы d загружаются в регистр. Если же ни один из сигналов rst или Id не имеет значения 1, то имеет место сдвиг вправо или влево в зависимости от значения на входе l_r (1 для сдвига влево, 0 для сдвига вправо). Сдвиг в этом коде выполняется с помощью операции конкатенации <>. Для сдвига влево сигнал s_in сцепляется с вектором q[2:0] для формирования 4-битного вектора, который передается на выход q. Для сдвига вправо сигнал s_in сцепляется с вектором q[3:1 ] для формирования 4-битного вектора, который передается в q[3:0].

Использованный для описания этого регистра стиль является точно таким же, как стиль, использованный для триггеров и ранее представленных регистров. В этих примерах один процедурный блок управляет функциональным выбором

(то есть обнулением, сдвигом или параллельной загрузкой), а также синхронизацией данных (I на входе регистра.

Рис. 3.59. 4-битный сдвиговый регистр

Следующий стиль описания регистров, сдвиговых регистров и счетчиков использует комбинационный процедурный блок для функционального выбора и синхронизации.

В качестве примера рассмотрим сдвиговый регистр, который сдвигает число я_сп1: вправо или влево в зависимости от значений на его управляющих входах яг или я1 (рис. 3.60). Сдвиговый регистр также имеет вход 1(1, который делает возможным его параллельную синхронную загрузку. Если сдвиг не определяется, то есть оба сигнала яг и я1 равны нулю, то сдвиговый регистр сохраняет свое старое значение.

Рис. 3.60. Сдвиговый регистр с отдельными комбинационным и последовательностным блоками

Этому проекту соответствует описание на языке Verilog (рис. 3.61), которое содержит два процедурных блока, определенные как комбинационный (combinational) и регистровый (register). Необязательное имя блока записывается после ключевого слова begin, с которого начинается блок, и отделяется от этого ключевого слова двоеточием.

Комбинационный блок является чувствительным ко всем входам, которые могут воздействовать на выходы сдвигового регистра. Входами комбинационного блока являются вход параллельных данных din, управляющие входы величины сдвига s_cnt, направления сдвига sr и si, а также вход управления загрузкой Id. В теле комбинационного блока оператор if-then определяет, какое значение присваивать внутренней переменной int_q. Выбираемая величина основывается на значениях сигналов Id, sr или si. Если вход Id имеет значение 1, то переменная intjq становится равной значению входа d_in, который является параллельным входом сдвигового регистра. Если сигнал sr или si является активным, то переменная int л получает значение q, сдвинутое вправо или влево на sent разрядов. В этом примере сдвиг выполняется путем использования операций » и «. Слева от этих операций записывается сдвигаемый вектор, а справа — число, указывающее, на сколько позиций сдвигается вектор.

Промежуточная переменная int_q> которой присваивается значение в комбинационном блоке, является 4-битной переменной типа reg, которая подсоединяет выход комбинационного блока ко входу блока register.

Блок register является последовательностным блоком, который управляет синхронизацией intj? на выходе сдвигового регистра. Этот блок (как показано на рис. 3.61) является чувствительным к возрастающему фронту elk, и его тело содержит один оператор присваивания типа reg.

Заметим, что в этом коде сигналы q и int л объявляются как reg, потому что они оба получают значения в процедурных блоках: один — в register, а другой — в combinational.

Рис. 3.61. Сдвиговый регистр, использующий два процедурных блока 3.3.4.3. Счетчики

Любой из ранее рассмотренных стилей описания для сдвиговых регистров может использоваться и для описания счетчиков. Счетчик выполняет счет по возрастанию или по убыванию, в то время как сдвиговый регистр выполняет сдвиг вправо или влево. В описании счетчика используются арифметические операции как альтернатива операциям сдвига или конкатенации в сдвиговых регистрах.

На рис. 3.62 показан 4-битный реверсивный (up-down) счетчик с синхронным сигналом сброса rst. Счетчик имеет вход Id для управления параллельной загрузкой в счетчик значения входа d_in. Выходом счетчика является вектор q, который объявляется с типом reg, поскольку он получает значения в пределах процедурного оператора.

К схемам счетчиков также применимо положение о синхронном и асинхронном управлении триггеров и регистров. Например, включение posedge rst в список чувствительности счетчика на рис. 3.62 сделает его сброс асинхронным. Хотя, как и в других примерах синхронных схем, в синхронных процедурных блоках мы используем неблоковые операторы присваивания.

Рис. 3.62. Реверсивный счетчик

Счетчики и регистры сдвига, их схемы.

Счётчик — устройство, на выходах которого получается код, определяемый числом поступивших импульсов. Счётчики могут строиться на Tили JK -триггерах. Основной параметр счётчика — модуль счёта (максимальное число единичных сигналов, которое может быть сосчитано счётчиком). Счётчики классифицируют:

· по модулю счёта: двоично-десятичные; двоичные; с произвольным постоянным модулем счёта; с переменным модулем счёта;

· по направлению счёта: суммирующие; вычитающие; реверсивные;

· по способу формирования внутренних связей: с последовательным переносом; с параллельным переносом; с комбинированным переносом; кольцевые;

Действие четырехразрядного двоичного счетчика на JK-триггерах (рис.1) поясняют временные диа­граммы, из которых следует, что до прихода первого импульса все триггеры находились в нулевом состоянии.

Рис. 1. Двоичный счетчик. Структурная схема. Временные диаграммы.

Срез первого импульса переключает нулевой триг­гер в единичное состояние. Затем срез второго импульса переключает его в нулевое состояние и т. д. Триггер под номером 1 переключается срезом импульса с выхода триггера 0 и т. д. Из временных диаграмм видно, что частота следования импульсов каждым триггером де­лится на 2. После прихода шестнадцати импульсов все четыре триггера находятся в таком же состоянии, как и до прихода первого импульса. Наблюдая состояние вы­ходов Q, Q1, Q2 и Q3 можно судить о том, сколько при­шло импульсов. Например, при нуле импульсов Q = Q1 = Q2 = Q3= 0. После прихода пятнадцати импульсов Q = Q1 = Q2 = О3= 1. В первом случае это соответствует за­писи числа 0 в виде 0000, а во втором — записи числа 15 в виде 1111. После прихода восьми импульсов Q=Ql=Q2=0 и Q3=1. Следовательно, числа записыва­ются в обратном порядке — последний разряд является высшим. В интегральном исполнении выпускаются 4-, 8- и 12-разрядные счетчики. Счетчики одновременно являются и делителями частоты в 2n раз, где n — число разрядов. Описанный выше счетчик называется асин­хронным или последовательным. В нем каждый после­дующий каскад считает после предыдущего.

Десятичный счетчик состоит из декадных счетчи­ков, причем число декадных счетчиков равно макси­мальному разряду десятичных чисел, которые счетчик может считать. Каждый декадный счетчик является двоично-десятичным. Он считает в двоично-десятичном коде от 0 до 10. При поступлении на вход декадного счетчика десятого импульса все его выходы устанавли­ваются в нулевое состояние. Схема декадного счетчика и временные диаграммы показаны на рис.2.

Рис. 2. Декадный счетчик. Временные диаграммы. Структурная схема.

Благодаря обратной связи инвертирующего выхода третьего триггера со входом первого триггера на входе первого триггера J = Q3 = 1, пока не пришел и не закон­чился восьмой импульс. После окончания восьмого им­пульса Q3 = 0. В соответствии с таблицей состояний JK-триггера выход первого триггера (на рис. 2 второй справа) Q1 = 0, так как для него J = Q3 = 0; К = 1. Второй триггер (на рис. 13.3 а третий справа) является Т-триг­гером, так как у него J = К = 1 = const, и управляется он срезом импульса Q1. В соответствии с временными диа­граммами (рис.2) его переключение произойдет лишь после 14-го импульса. Третий триггер имеет J = J1 = J2 = 0; К = K1 = К2 = 1. По окончании десятого импульса он переключается в нулевое состояние срезом импульса Q. Из временных диаграмм видно, что после десятого им­пульса выходы всех триггеров находятся в нулевом со­стоянии. Если выход Q3 подать на вход С нулевого триггера следующего декадного счетчика, то на выходе этого триггера Q становится равным 1 по окончании импульса Q3 первого декадного счетчика. Очевидно, что первый декадный счетчик считает единицы, а второй — десятки.

Делитель частоты — электронное устройство, уменьшающее в целое число раз частоту подводимых к нему периодических колебаний. Их используют в синтезаторах частоты, кварцевых часах, в телевизионных устройствах синхронизации генераторов развёрток и др. Для деления частоты применяют: электронный счётчик (см. Триггер), самовозбуждающийся генератор синусоидальных колебаний и т.д..

Делители частоты считают входные импульсы до некоторого задаваемого коэффициентом счета состояния, а затем формируют сигнал переключения триггеров в нулевое состояние, вновь начинают счет входных импульсов до задаваемого коэффициента счета.

Регистр— последовательное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над ними.

Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами. Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединенных друг с другом при помощи комбинационных цифровых устройств.

Регистры классифицируются по следующим видам:

1. Параллельные или накопительные (регистры памяти, хранения);

2. Последовательные или сдвигающие.

В свою очередь сдвигающие регистры делятся:

· по способу ввода-вывода информация: параллельные; последовательные; комбинированные;

· по направлению передачи информации: однонаправленные; реверсивные.

Типичными являются следующие операции:

· прием слова в регистр;

· передача слова из регистра;

· поразрядные логические операции;

· сдвиг слова влево или вправо на заданное число разрядов;

· преобразование последовательного кода слова в параллельный и обратно;

· установка регистра в начальное состояние (сброс)

Элементарной ячейкой электронной памяти является триггер, способный сохранять 1 бит записанной в нем информации. Регистром называется устройство из триггеров, предназначенное для записи, хранения и выдачи информации. Каждый разряд двоичного числа записывается в своем триггере, поэтому число триггеров в регистре определяет разрядность записываемого числа. Наиболее распространенным видом регистров являются регистры сдвига.

Регистром сдвига называют цифровую схему, состоящую из последовательно включенных триггеров, содержимое которых можно сдвигать на один разряд влево или вправо подачей тактовых импульсов. Регистры сдвига широко применяются в цифровой вычислительной технике для преобразования последовательного кода в параллельный или параллельного в последовательный, а также при построении арифметико — логических устройств. Составляется регистр сдвига из соединенных последовательно триггеров, в которые записываются разряды обрабатываемого кода. При наличии разрешающих сигналов импульс, приходящий на тактовый вход регистра, вызывает перемещение записанной информации на один разряд влево или вправо. На рис. 1 приведена структурная схема регистра сдвига на синхронных JK-триггерах.


Рис. 3 Регистр сдвига на JK — триггерах.

Рассмотрим действие регистра при записи в него числа 0011, начиная с правого — младшего — разряда. До записи числа все триггеры устанавливают в нулевое состояние. Затем на вход схемы подается серия импульсов, соответствующая записываемому числу, а на вход С подаются тактовые импульсы. Сначала на вход поступает импульс, соответствующий первому из записываемых разрядов. В конце тактового импульса он дает Q3 = 1 на выходе левого триггера. В конце следующего тактового импульса информационный импульс продвигается на выход следующего триггера и т. д. Одновременно продвигаются вправо и другие цифры записываемого числа. После прихода четырех тактовых импульсов все число оказывается записанным в четырех триггерах, причем старший разряд числа записи в левом триггере, а младший — в правом. Чтобы записанная информация сохранилась, дальнейший сдвиг прекращается. Это осуществляется прекращением подачи тактовых импульсов. Описанный регистр называется регистром сдвига с последовательным приемом информации. Выдача информации у него может быть как параллельной, так и последовательной. При параллельной выдаче информация снимается одновременно с выходов всех триггеров. Последовательная выдача осуществляется с выхода Q при последующих тактовых импульсах. Параллельный прием информации может быть осуществлен подачей ее на выводы предустановки. Мы рассмотрели работу простейшего регистра, осуществляющего сдвиг в одну сторону. Существуют реверсивные регистры сдвига, переключаемые на сдвиг вправо и влево. Если 0 и 1 в регистре трактовать как двоичную запись числа, то сдвиг в одну сторону соответствует делению на 2, а в другую — умножению на 2. Как известно, умножение двух десятичных чисел «столбиком» соответствует сложению частных произведений, сдвинутых поразрядно влево. Аналогично столбиком перемножаются и двоичные числа, но эта операция выполняется проще, так как частные произведения получаются умножением единиц и нулей умножаемого числа на единицы и нули множителя. Следовательно, умножение сводится к операции сложения сдвинутых поразрядно двоичных чисел. Аналогично осуществляется и деление двоичных чисел.

Суть сдвига состоит в том, что по сигналу синхроимпульса происходит одновременная перезапись содержимого каждого триггера в соседний триггер. При этом не меняется само двоичное слово (число), записанное в регистре, оно лишь сдвигается на один разряд и только содержимое последнего триггера ТТ3 пропадает из регистра, а на вход первого ТТ0 поступает новый бит(см. рис.1)

Рис. 1. Сдвигающий регистр

а) схема на непрозрачных триггерах

б) условное обозначение

Сдвигающий регистр в отличие от регистра памяти должен обязательно состоять из непрозрачных триггеров, иначе при первом же сигнале сдвига бит, поступивший на вход первого триггера регистра сдвига, сразу же пройдёт на выход этого триггера и соответственно, на вход второго триггера, а значит и на выход второго триггера и т. д. до последнего триггера регистра сдвига.

В некоторых сдвиговых регистрах сдвиг происходит не только в одну сторону, а и влево и вправо — это так называемые реверсивные регистры.

Чтобы обеспечить реверс сдвига и параллельную запись сразу во все триггеры к D-входу каждого i-того триггера подключён мультиплексор, который при подаче » 1 » на один из управляющих входов — SL(Shift Left — сдвиг влево), SR(Shift Right — сдвиг вправо) или PL(Parallel load — параллельная загрузка) подключает вход i-того триггера соответственно к выходу младшего соседа (направление A), старшего соседа (направление B) или к выходу параллельной загрузки Di (см. рис.2). Точка A самого младшего триггера (разряда) является входом DR, точка В самого старшего разряда — входом DL (входы DL и DR используются для наращивания разрядности реверсивных регистров). Выход i-го триггера подключён к соответствующим входам мультиплексоров соседних разрядов. По С-сигналу триггеры регистра принимают информацию с направлений, диктуемых мультиплексорами.

Рис.2 Схема одного разряда реверсивного регистра.

На рис.3 представлена принципиальная схема сдвигового регистра с параллельным и последовательным вводом данных.

Рис.3 Сдвиговый регистр с возможностью параллельного и последовательного ввода данных.

DS — Data Serial — вход для последовательного ввода данных

P/S — Parallel/Serial — выбор режима работы

Чтобы 4-х разрядное двоичное число, представленное в параллельном коде, преобразовать в последовательный код, надо сначала разряды этого числа подать на входы D0,D1,D2,D3 регистра, а одновременно с этим подать разрешение на параллельную запись, т.е. P/S = 1 и подать один или несколько импульсов на С-вход регистра.

После этого нужно запретить параллельную запись в регистр и тем самым разрешить последовательный режим регистра (P/S = 0). Теперь на каждый синхроимпульс выход D3 будет выдавать поочерёдно разряды записанного двоичного числа.

Обычно последовательный код начинается младшим разрядом, а в данном регистре первым на выход поступит разряд числа, записанный ранее на триггер ТТ3, значит при параллельной записи следует проследить, чтобы младший разряд был записан в триггер ТТ3, а старший — в ТТ0.

Рассмотрим схему преобразования параллельного кода в последовательный, приведённую на рис.4. Данные параллельным кодом загружаются в регистр RG1, пока P/S=1. Затем при P/S=0 RG1 переходит в режим сдвига (последовательный режим) и в течение 4-х импульсов на С- входе RG1 содержимое этого регистра с его выхода Q3 разряд за разрядом передаётся на RG2 на вход DS, где записывается последовательным кодом благодаря подаче 4-х синхроимпульсов на вход C RD2. После этого данные могут быть считаны параллельным кодом с выходов Q0-Q3 регистра RG2.

Рис.4 Преобразование параллельного кода в последовательный

Рис.5 Условное обозначение и цоколевка микросхемы К155ИР1

Доп.информация (учебник:Касаткин, Электротехника стр. 321)+схемы из тетради по лекциям.

Добавить комментарий